【正文】 用來(lái)滿足具有廣泛運(yùn)作環(huán)境的應(yīng)用。這些較高Ｉ／Ｏ數(shù)的應(yīng)用更可能決定于多層、盲孔或封閉的焊盤上的電鍍旁路孔(ｖｉａ－ｏｎ－ｐａｄ)技術(shù)。 　　 球間距與球尺寸將也會(huì)影響電路布線效率。ＪＥＤＥＣ ＭＯ－１５１定義各種塑料封裝的ＢＧＡ。 　　 元件構(gòu)造，以及在其制造中使用的材料結(jié)合，不在這個(gè)工業(yè)標(biāo)準(zhǔn)與指引中定義。 　　假設(shè)焊盤幾何形狀是正確的，并且電路結(jié)構(gòu)的最終都滿足所有規(guī)定標(biāo)準(zhǔn)，焊接缺陷應(yīng)該可以減少；盡管如此，焊接缺陷還可能由于材料與工藝變量而發(fā)生。這包括元件、板或貼裝精度的擴(kuò)散，以及最小的焊接點(diǎn)或焊盤突出的期望（表３，４，５和６）。 　　 在ＩＰＣ－ＳＭ－７８２中所提供的以及在ＩＥＣ６１１８８中所配置的焊盤幾何形狀應(yīng)該接納元件公差和工藝變量。除非另外標(biāo)明，這個(gè)標(biāo)準(zhǔn)將所有三中“希望目標(biāo)”標(biāo)記為一級(jí)、二級(jí)或三級(jí)。不管零件是安裝在板的一面或兩面、經(jīng)受波峰、回流或其它焊接，焊盤與零件尺寸應(yīng)該優(yōu)化，以保證適當(dāng)?shù)暮附狱c(diǎn)與檢查標(biāo)準(zhǔn)。單是通信與個(gè)人計(jì)算產(chǎn)品工業(yè)就足以領(lǐng)導(dǎo)全球的市場(chǎng)。 高密度(HD)電路的設(shè)計(jì) 　　本文介紹，許多人把芯片規(guī)模的ＢＧＡ封裝看作是由便攜式電子產(chǎn)品所需的空間限制的一個(gè)可行的解決方案，它同時(shí)滿足這些產(chǎn)品更高功能與性能的要求。 結(jié)束語(yǔ) 　　高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過(guò)程，ZUKEN公司的高速電路布線算法(Route Editor)和EMC/EMI分析軟件(INCASES,HotStage)應(yīng)用于分析和發(fā)現(xiàn)問(wèn)題。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。其中非常重要的是保證PCB板有很好的接地。 　　此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。 　　星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問(wèn)題，但在密度很高的PCB板上手工完成布線十分困難。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布。 嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長(zhǎng)度 　　如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問(wèn)題。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。多次跨越邏輯電平門限錯(cuò)誤是信號(hào)振蕩的一種特殊的形式，即信號(hào)的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會(huì)導(dǎo)致邏輯功能紊亂。過(guò)多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起設(shè)計(jì)失敗。 PCB板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。 設(shè)Tr 為信號(hào)上升時(shí)間， Tpd 為信號(hào)線傳播延時(shí)。 信號(hào)的傳遞發(fā)生在信號(hào)狀態(tài)改變的瞬間，如上升或下降時(shí)間。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。 （8）多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。網(wǎng)格過(guò)疏，通路太少對(duì)布通率的影響極大。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。 在多層印制板布線時(shí)，由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。（2）盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線，（通常信號(hào)線寬為：～,～,～ mm）對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路, 即構(gòu)成一個(gè)地網(wǎng)來(lái)使用(模擬電路的地不能這樣使用)（3）用大面積銅層作地線用,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用。 自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定， 包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。 PCB設(shè)計(jì)基礎(chǔ)教程目 錄1. 高速PCB設(shè)計(jì)指南之一 2. 高速PCB設(shè)計(jì)指南之二 3. PCB Layout指南(上) 4. PCB Layout指南(下) 5. PCB設(shè)計(jì)的一般原則 6. PCB設(shè)計(jì)基礎(chǔ)知識(shí) 7. PCB設(shè)計(jì)基本概念 8. pcb設(shè)計(jì)注意事項(xiàng) 9. PCB設(shè)計(jì)幾點(diǎn)體會(huì) 10. PCB LAYOUT技術(shù)大全 11. PCB和電子產(chǎn)品設(shè)計(jì) 12. PCB電路版圖設(shè)計(jì)的常見(jiàn)問(wèn)題 13. PCB設(shè)計(jì)中格點(diǎn)的設(shè)置 14. 新手設(shè)計(jì)PCB注意事項(xiàng) 15. 怎樣做一塊好的PCB板 16. 射頻電路PCB設(shè)計(jì) 17. 設(shè)計(jì)技巧整理 18. 用PROTEL99制作印刷電路版的基本流程 19. 用PROTEL99SE 布線的基本流程 20. 蛇形走線有什么作用 21. 封裝小知識(shí) 22. 典型的焊盤直徑和最大導(dǎo)線寬度的關(guān)系 23. 新手上路認(rèn)識(shí)PCB 24. 新手上路認(rèn)識(shí)PCB二高速PCB設(shè)計(jì)指南之一 高速PCB設(shè)計(jì)指南之一 第一篇 現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。 3 信號(hào)線布在電（地）層上 在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。 (),( mm)，如：、。（5）后加在PCB中的圖形（如圖標(biāo)、注標(biāo)）是否會(huì)造成信號(hào)短路。 在設(shè)計(jì)中，布局是一個(gè)重要的環(huán)節(jié)。 高速PCB設(shè)計(jì) （一）、電子系統(tǒng)設(shè)計(jì)所面臨的挑戰(zhàn) 　　隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過(guò)50MHZ，有的甚至超過(guò)100MHZ。 下圖為信號(hào)上升時(shí)間和允許的布線長(zhǎng)度(延時(shí))的對(duì)應(yīng)關(guān)系。 （四）、什么是傳輸線 隨著能量的減弱反射信號(hào)的幅度將減小，直到信號(hào)的電壓和電流達(dá)到穩(wěn)定。 過(guò)沖與下沖Overshoot/Undershoot雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過(guò)沖電平會(huì)遠(yuǎn)遠(yuǎn)超過(guò)元件電源電壓范圍，損壞元器件。目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。 合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu) 　　解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：Stub Delay = Trt *. 　　例如。 　　在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。 　　最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。水平安裝方式因安裝較低有更低的電感。） 其它可采用技術(shù)　　為減小集成電路芯片電源上的電壓瞬時(shí)過(guò)沖，應(yīng)該為集成電路芯片添加去耦電容。兩種情況都會(huì)形成天線效應(yīng)(線天線和環(huán)形天線)。高速PCB設(shè)計(jì)手段的采用構(gòu)成了設(shè)計(jì)過(guò)程的可控性，只有可控的，才是可靠的，也才能是成功的！ 高速PCB設(shè)計(jì)指南之二當(dāng)設(shè)計(jì)要求表面貼裝、密間距和向量封裝的集成電路ＩＣ時(shí)，可能要求具有較細(xì)的線寬和較密間隔的更高密度電路板。最成功的開(kāi)發(fā)計(jì)劃是那些已經(jīng)實(shí)行工藝認(rèn)證的電路板設(shè)計(jì)指引和工藝認(rèn)證的焊盤幾何形狀。這些焊盤形狀局限于一個(gè)特定的元件，有一個(gè)標(biāo)識(shí)焊盤形狀的編號(hào)。 　　三級(jí)：最小 － 具有高元件密度的產(chǎn)品通常是便攜式產(chǎn)品應(yīng)用可以考慮“最小”焊盤幾何形狀。 圖一、兩個(gè)端子的、矩形電容與電阻元件的IEC標(biāo)準(zhǔn)可以不同以滿足特殊產(chǎn)品應(yīng)用 焊盤特性 最大一級(jí) 中等二級(jí) 最小三級(jí)腳趾焊盤突出 腳跟焊盤突出 側(cè)面焊盤突出 開(kāi)井余量 圓整因素 表一、矩形與方形端的元件(陶瓷電容與電阻) (單位:mm) 　　焊接點(diǎn)的腳趾、腳跟和側(cè)面圓角必須針對(duì)元件、電路板和貼裝精度偏差的公差平方和。 　　在這個(gè)標(biāo)準(zhǔn)中，尺寸標(biāo)注概念使用極限尺寸和幾何公差來(lái)描述焊盤允許的最大與最小尺寸。當(dāng)為ＢＧＡ元件建立接觸點(diǎn)布局和引線排列時(shí)，封裝開(kāi)發(fā)者必須考慮芯片設(shè)計(jì)以及芯片塊的尺寸和形狀。 　　 在該文件中詳細(xì)敘述的柵格陣列封裝外形在ＪＥＤＥＣ的９５出版物中提供。ＪＥＤＥＣ ＪＣ－１１批準(zhǔn)的第一份對(duì)密間距元件類別的文件是注冊(cè)外形ＭＯ－１９５，具有基本０．５０ｍｍ間距接觸點(diǎn)排列的統(tǒng)一方形封裝系列。可是大多數(shù)采用０．５０ｍｍ間距的ＢＧＡ應(yīng)用將依靠電路的次表面布線。μＢＧＡ* 封裝結(jié)構(gòu)的一個(gè)實(shí)際優(yōu)勢(shì)是它在硅芯片模塊外形內(nèi)提供所有電氣界面的能力。 　　安裝座計(jì)劃 　　推薦給ＢＧＡ元件的安裝座或焊盤的幾何形狀通常是圓形的，可以調(diào)節(jié)直徑來(lái)滿足接觸點(diǎn)間隔和尺寸的變化。 　　阻焊定義焊盤圖形 － 如果使用阻焊界定的圖形，相應(yīng)地調(diào)整焊盤直徑，以保證阻焊的覆蓋。 放置所有的模擬器件： 并行總線接口信號(hào)走線線寬10mil(一般為1215mil)，如/HCS、/HRD、/HWT、/RESET。 所有其它信號(hào)走線盡量寬，線寬5mil(一般為 10mil)，元器件間走線盡量短(放置器件時(shí)應(yīng)預(yù)先考慮)。 通過(guò)不同區(qū)域的信號(hào)線(如典型的低速控制/狀態(tài)信號(hào))應(yīng)在一點(diǎn)(首選)或兩點(diǎn)通過(guò)隔離地線。 ，數(shù)字和模擬元器件(除DAA)周圍及下方未使用之區(qū)域用數(shù)字地或模擬地區(qū)域填充，各層面同類地區(qū)域連接在一起，不同層面同類地區(qū)域通過(guò)多個(gè)過(guò)孔相連:Modem DGND引腳接至數(shù)字地區(qū)域，AGND引腳接至模擬地區(qū)域。功能模塊可分為：并行總線接口、顯示、數(shù)字電路(SRAM、EPROM、Modem)和DAA等，每個(gè)功能模塊的電源/地只能在電源/地的源點(diǎn)相連。 地線通過(guò)一點(diǎn)相連，如可能，使用Bead；如抑制EMI需要，允許地線在其它地方相連。 所有IC電源/地間的電容走線盡量短，并不要使用過(guò)孔。XTLO走線盡量短，且彎轉(zhuǎn)角度不小於45度。 電源/地的源點(diǎn)應(yīng)為板上電源輸入端或調(diào)壓芯片的輸出端。 以下情況EIA/TIA232電纜屏蔽不用接至Modem外殼。 VREF ++┿ 10u ┿ VC ++┿ 10u ┿ ++~~~~~+ AGND使用之Bead應(yīng)滿足：100MHz時(shí)，阻抗=70W；額定電流=200mA；最大電阻=。 Tip和Ring線到數(shù)字地間放置耐壓高的濾波電容()?，F(xiàn)在業(yè)界競(jìng)爭(zhēng)非常激烈，人人都在找辦法用最小的尺寸和最小的成本集成最多的功能。 盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開(kāi)來(lái)，簡(jiǎn)單地說(shuō)，就是讓高功率RF發(fā)射電路遠(yuǎn)離低功率RF接收電路。稍后，我們將討論如何根據(jù)需要打破這個(gè)設(shè)計(jì)原則，以及如何避免由此而可能引起的問(wèn)題。 RF輸出通常需要遠(yuǎn)離RF輸入，稍后我們將進(jìn)行詳細(xì)討論。 設(shè)計(jì)分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。RF與IF走線應(yīng)盡可能走十字交叉，并盡可能在它們之間隔一塊地。 最小電容值通常取決于其自諧振頻率和低引腳電感，C4的值就是據(jù)此選擇的。這幾個(gè)重要元件的布局原則是：C4要盡可能靠近IC引腳并接地，C3必須最靠近C4，C2必須最靠近C3，而且IC引腳與C4的連接走線要盡可能短，這幾個(gè)元件的接地端(尤其是C4)通常應(yīng)當(dāng)通過(guò)下一地層與芯片的接地引腳相連。這意味著蜂窩電話需要運(yùn)行多種電源，而這給隔離帶來(lái)了更多的問(wèn)題。高功率放大器的接地相當(dāng)關(guān)鍵，并經(jīng)常需要為其設(shè)計(jì)一個(gè)金屬屏蔽罩。實(shí)際上，它們可能會(huì)變得不穩(wěn)定，并將噪音和互調(diào)信號(hào)添加到RF信號(hào)上。圖3詳細(xì)說(shuō)明了這一接地辦法。 總的來(lái)說(shuō)，在這一級(jí)以后你再也沒(méi)有辦法從RF輸出信號(hào)中將噪聲去掉。 所有VCO的設(shè)計(jì)原則同樣適用于諧振電路。AGC放大器通常能有效地濾掉噪聲，不過(guò)由于蜂窩電話具備處理發(fā)射和接收信號(hào)強(qiáng)度快速變化的能力，因此要求AGC電路有一個(gè)相當(dāng)寬的帶寬，而這使某些關(guān)鍵電路上的AGC放大器很容易引入噪聲。 如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時(shí)盡可能在每根RF走線周圍多布一些地，并把它們連到主地。成功的RF設(shè)計(jì)必須仔細(xì)注意整個(gè)設(shè)計(jì)過(guò)程中每個(gè)步驟及每個(gè)細(xì)節(jié)才有可能實(shí)現(xiàn)，這意味著必須在設(shè)計(jì)開(kāi)始階段就要進(jìn)行徹底的、仔細(xì)的規(guī)劃，并對(duì)每個(gè)設(shè)計(jì)步驟的工作進(jìn)展進(jìn)行全面持續(xù)地評(píng)估。（3）創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb：生成netlist時(shí)沒(méi)有選擇為global。 ******************************************************************************************** 設(shè)計(jì)流程PCB的設(shè)計(jì)流程分為網(wǎng)表輸入、規(guī)則設(shè)置、元器件布局、布線、檢查、復(fù)查、輸出六個(gè)步驟. 網(wǎng)表輸入 如果在原理圖設(shè)計(jì)階段就已經(jīng)把PCB的設(shè)計(jì)規(guī)則設(shè)置好的話，就不用再進(jìn)行設(shè)置.2. 將元器件分散（Disperse Components），元器件會(huì)排列在板邊的周圍。 手工布線1. 自動(dòng)布線前，先用手工布一些重要的網(wǎng)絡(luò)，比如高頻時(shí)鐘、主電源等，（這些網(wǎng)絡(luò)往往對(duì)走線距離、線寬、線間距、屏蔽等有特殊的要求；另外一些特殊封裝，如BGA，自動(dòng)布線很難布得有規(guī)則，也要用手工布線。 有些錯(cuò)誤可以忽略，例如有些接插件的Outline的一部分放在了板框外，檢查間距時(shí)會(huì)出錯(cuò)；另外每次修改過(guò)走線和過(guò)孔之后，都要重新覆銅一次。 檢查的項(xiàng)目有間距（Clearance）、連接性（Connectivity）、高速規(guī)則（High Speed）和電源層（Plane），這些項(xiàng)目可以選擇ToolsVerify Design進(jìn)行。 自動(dòng)布線 自動(dòng)布局PowerPCB提供了自動(dòng)布局和自動(dòng)的局部簇布局，但對(duì)大多數(shù)的設(shè)計(jì)來(lái)說(shuō)，效果并不理想，不推薦使用。 自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定， 包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)