集成電路器件工藝ppt課件-展示頁
2025-05-08 04:50本頁面
【正文】 EPMOS的電路符號 N M O SE n h a n c e m e n tP M O SE n h a n c e m e n tN M O SD e p l e t i o n圖 35 ENMOS的結(jié)構(gòu)示意圖 (增強(qiáng)型 VD=0V, Vgs=Vsb=0V) 圖 ENMOS的結(jié)構(gòu)示意圖 36 DNMOS的結(jié)構(gòu)示意圖 (耗盡型 VD=0V, Vgs=Vsb=0V) 圖 DNMOS的結(jié)構(gòu)示意圖 37 EPMOS的結(jié)構(gòu)示意圖 (增強(qiáng)型 VD=0V, Vgs=Vsb=0V) 圖 EPMOS的結(jié)構(gòu)示意圖 38 ?工作原理：在柵極電壓作用下，漏區(qū)和源區(qū)之間形成導(dǎo)電溝道。 那么 ， 為什么 MOS發(fā)展早期不用 NMOS工藝做集成電路呢 ？ 問題是NMOS工藝遇到了難關(guān) 。 l增加了電路的可靠性 。 29 標(biāo)準(zhǔn)硅柵 PMOS工藝 圖 30 硅柵工藝的優(yōu)點(diǎn)： l 自對準(zhǔn) 的 ， 它無需重疊設(shè)計(jì) ， 減小了電容 ，提高了速度 。 那時的多晶硅還是絕緣體 ， 或非良導(dǎo)體 。 ? 在硅柵工藝中 ， S， D， G是一次掩膜步驟形成的 。 28 自對準(zhǔn)技術(shù)與標(biāo)準(zhǔn)硅工藝 ? 1970年 ， 出現(xiàn)了硅柵工藝 (采用了自對準(zhǔn)技術(shù) ） 。 讓 D， S和G三個區(qū)域一次成形 。 l 加長了柵極 ， 增大了管子尺寸 ， 集成度降低 。 在 MOS工藝中 ， 不對齊的問題 ，不是圖案難看的問題 ， 也不僅僅是所構(gòu)造的晶體管尺寸有誤差 、 參數(shù)有誤差的問題 ， 而是可能引起溝道中斷 ， 無法形成溝道 ， 無法做好晶體管的問題 。 這好比彩色印刷中 ， 各種顏色套印一樣 ， 不容易對齊 。 l 集成度低 ， 只能制作寄存器等中規(guī)模集成電路 。 l 電源電壓為 12V。 l N型襯底 ， p溝道 。 17 MOS工藝和相關(guān)的 VLSI工藝 18 圖 MOS工藝的分類 19 認(rèn)識 MOSFET GateD ra i nSour c en + n +L e ffL D r a w nL Dp s ub s trat eSGDPolyOxi d eWn+ n +線寬 (Linewidth), 特征尺寸 (Feature Size)指什么？ 20 MOS工藝的特征尺寸 (Feature Size) ?特征尺寸 : 最小線寬 ? 最小柵長 圖 21 PMOS工藝 早期的鋁柵工藝 ?1970年前 ， 標(biāo)準(zhǔn)的 MOS工藝是鋁柵 P溝道 。mm f T 45 GHz 40 GHz 表 : mm 柵長 HEMT的典型參數(shù)值 15 不同材料系統(tǒng)的研究 ?GaAs ?InP ?SiGe 16 與 Si三極管相比， MESFET和 HEMT的缺點(diǎn)為 : ?跨導(dǎo)相對低 。1 第四章 集成電路器件工藝 雙極型集成電路的基本制造工藝 MESFET和 HEMT工藝 MOS工藝和相關(guān)的 VLSI工藝 BiCMOS工藝 2 第四章 集成電路器件工藝 IC 材料、工藝、器件和電路材料 工藝 器件 電路形式 電路規(guī)模S i B i p o l a r D , B J T , R , C , L TTL, EC L , C M L LS IN M O S D , N M O S , R , C N M O S , S C F L V LS IC M O S D , P / N M O S , R , C C M O S , S C F L U LS I , G S
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1