【正文】 RAM 讀寫時序 ? Intel 2114 SRAM的寫時序 TWC： 寫周期 TAW： 寫周期滯后時間； TW： 寫入時間； TWR： 寫恢復時間 TDW： 從寫入數(shù)據(jù)有效到寫信號撤銷所需的時間 TDH： 從寫信號撤銷到寫入數(shù)據(jù)維持所需的時間（ TWR TDH） TDTW： 從寫信號有效到輸出數(shù)據(jù)（上一次讀出）失效的時間 地址端： 2114（ 1K 4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～ A0（入） 數(shù)據(jù)端： D3～ D0（入 /出） 控制端： 片選 CS = 0 選中芯片 = 1 未選中芯片 寫使能 WE = 0 寫 = 1 讀 電源、地 2114對外引 腳 16 動態(tài) MOS存儲單元與存儲芯片 （ 1）組成 T T2：記憶管 C C2：柵極電容 T T4：控制門管 Z：字線 位線 W、 W： （ 2）定義 “0”： T1導通， T2截止 “1”： T1截止， T2導通 T1 T2 T3 T4 Z W W C1 C2 （ C1有電荷， C2無電荷）； （ C1無電荷， C2有電荷）。數(shù)據(jù)輸入電路，數(shù)據(jù)輸出電路，讀 /寫控制信號產生電路等。 例：當 A9……A0=00……01時 A8~A3=000000（ X） A9A2A1A0=0001（ Y） 則在存儲體中選中 X0與 Y1相交的 4個記憶單元。即產生 64個行選信號。即每選中一個地址單元就會有 4個記憶單元被選中。行選譯碼信號有 2?=64個，列選譯碼信號有2?=16個。 11 Intel2114SRAM芯片結構 半字片式結構芯片 10位地址碼可控制選擇 2185。 靜態(tài)單元是非破壞性讀出，讀出后不需重寫。 寫入： 在 W、 W上分別加 讀出： 根據(jù) W、 W上有無 電流，讀 1/0。 （ 4）保持 只要電源正常，保證向導通管提供電流，便能維持一管導通，另一管截止的狀態(tài)不變， ∴ 稱 靜態(tài) 。 （靜態(tài) MOS除外） 7 靜態(tài) MOS存儲單元與存儲芯片 （ 1）組成 T T3： MOS反相器 Vcc 觸發(fā)器 T3 T1 T4 T2 T T4： MOS反相器 T5 T6 T T6：控制門管 Z Z：字線， 選擇存儲單元 位線， 完成讀 /寫操作 W W W、 W： （ 2）定義 “0”： T1導通， T2截止； “1”： T1截止， T2導通。 功耗較大 ,速度快 ,作 Cache。 如存取周期為 500ns，每個存取周期可訪問 16位，則它的帶寬為 32M位 /s 半導體存儲器 工藝 雙極型 MOS型 TTL型 ECL型 速度很快、 功耗大、 容量小 電路結構 PMOS NMOS CMOS 功耗小、 容量大 工作方式 靜態(tài) MOS 動態(tài) MOS 存儲信息原理 靜態(tài)存儲器 SRAM 動態(tài)存儲器 DRAM （雙極型、靜態(tài) MOS型）： 依靠雙穩(wěn)態(tài)電路內部交叉反饋的機制存儲信息。 為了提高存儲器的帶寬，可以采取以下措施： 縮短存取周期； 增加存儲字長，使每個存取周期可讀 /寫更多的二進制位數(shù)； 增加存儲體。體現(xiàn)數(shù)據(jù)傳輸速率技術指標 （位 /秒，字節(jié) /秒）。一般 TA TMC 。 存儲容量 =存儲單元個數(shù) 存儲字長 存儲速度 ?存儲周期（ Memory Cycle Time） TMC：主存連續(xù)兩次讀或寫操作之間最短的間隔時間。 存儲器分類 按構成存儲器的器件和存儲介質分類 磁芯、半導體、磁表面（磁帶、磁盤）、光盤等。 外存 大容量且速度較快的存儲器，它不能與 CPU直接交換信息，需借助于接口部件實現(xiàn)數(shù)據(jù)交換。計算機組成原理 第四章 存儲系統(tǒng)（存儲器組織） 2 CPU Cache 主存 外存 Cache 與 CPU速度相匹配的較小容量存儲器，其操作對用戶（匯編級程序員）是透明的。 主存 存儲容量相對較大，速度相對 CPU及 Cache而言較慢，且是程序員直接操作可非透明訪問的存儲器，它是存放可運行程序的主要部件。 三級存儲器體系結構的存儲器，能提供給用戶一個存儲容量很大，訪問量很大，訪問速度很快的存儲器，對用戶來講，他好像在操作這樣的一個主存一樣。 按功能 /容量 /速度分類 ①寄存器型存儲器，位于 CPU內部，容量小速度快 ② Cache ③ 主存 ④輔存（ Auxiliary Storage) 按工作性質 /存取方式分類 ① RAM（ RandomAccess Memory） ② ROM（ ReadOnly Memory） ③ SAM（ SerialAccess Memory） ④ DAM（ DirectAccess Memory) 3 主存 4 主存儲器組成結構框圖 主存儲器性能指標 存儲容量（ Capacity ）：存儲單元總容量。 ?存取時間（ Access Time ），也稱訪問時間、讀取時間： TA主存從接收到讀出或寫入命令起至完成讀出信息或寫入信息的時間。 存儲器的可靠性 (reliability)：平均無故障時間 性能價格比 (cost performance) 5 6 5 、存儲器帶寬 (Memory Bandwith)： 單位時間里存儲器所存取的信息量。 存儲器的帶寬決定了以存儲器為中心的計算機獲取信息的傳輸速度，它是改善機器瓶頸的一個關鍵因素。 計算方法： 帶寬 =每個存取周期訪問位數(shù) /存取周期。 （動態(tài) MOS型）： 依靠電容存儲電荷的原理存儲信息。 功耗較小 ,容量大 ,速度較快 ,作主存。 8 （ 3）工作 T T6 Z： 加高電平， 高、低電平，寫 1/0。 Vcc T3 T1 T4 T2 T5 T6 Z W W 導通，選中該單元。 Z： 加低電平， T T6截止，該單元未選中，保持原狀態(tài)。 9 10 2 SRAM芯片結構 位片式結構芯片 若地址碼為 16位， X、 Y方向各用 8位地址碼進行譯碼，則可控制選擇2? 2?=256 256中的任意一個記憶單元。?=1024個存儲單元。這樣的64 16的 1024個位單元矩陣有 4個。 64 16 4 存儲體 Intel2114SRAM芯片結構 存儲體 64 64個記憶單元（ 4096個）構成 1K 4位的存儲體 地址譯碼驅動器：雙地址譯碼結構 行譯碼器對地址碼 A8~A3進行譯碼，可產生 26=64種組合。列譯碼電路，對 A9A2A1A0譯碼產生 16根列選信號，每根列選線同時連接 4個記憶單元的位線（ w ，w），因而列向是 4位一組，即一個存儲單元由 4位組成，共16組。 12 讀寫控制邏輯 控制從 /向所選存儲單元讀 /寫數(shù)據(jù)的電路，其中包括列I/O電路，包括讀寫放大器。 讀寫時序 見教材 P182圖 49（ a）（ b） 描述了存儲器正常工作，即數(shù)據(jù)被讀出或寫入時所需的地址、數(shù)據(jù)以及相應的控制信號之間的時序關系。 （ 3）工作 Z： 加高電平， T T4導通，選中該單元。 讀出： W、 W先預充電至 再根據(jù) W、 W上有無電流， 高電平，斷開充電回路， 讀 1/0。 需定期向電容補充電荷（動態(tài)刷新）， ∴ 稱 動態(tài) 。 C：記憶單元 C W Z T T：控制門管 Z：字線 W：位線 18 （ 2）定義 （ 4）保持 寫入： Z加高電平， T導通， 在 W上加高 /低電平，寫 1/0。 斷開充電回路。 單管單元是破壞性讀出，讀出后需重寫。 A7~A0，作為列選地址時，也選擇兩個 128列中的一個 ③ 讀 /寫控制邏輯。通過其 I/O電路進行相應的讀寫操作。 Do（出） 行地址選通 RAS 列地址選通 CAS ： =0時 A7～ A0為行地址 高 8位地址 ： =0時 A7～ A0為列地址 低 8位地址 1腳未用，或在新型號中用于片內自動刷新。 動態(tài)存儲器依靠電容電荷存儲信息。 定期向電容補充電荷 原因： 注意 刷新 與 重寫 的區(qū)別。 在此期間，必須對所有動態(tài)單元刷新一遍。 2ms。 刷新一行所用的時間 刷新周期 （存取周期） 刷新一塊芯片所需的 刷新周期數(shù) 由芯片矩陣的 行數(shù) 決定。 2ms內集中安排所有刷新周期。 動態(tài)芯片刷新： 由刷新地址計數(shù)器提供行地址，定時刷新。 R/W 刷新 R/W 刷新 100ns 用在低速系統(tǒng)中。 用在大多數(shù)計算機中。 128行 ≈ 微秒 每隔 ，刷新一行； 2毫秒內刷新完所有行。 ?編程時（寫入數(shù)據(jù)），對寫 0的單元加入特定的大電流，熔絲被燒斷，變?yōu)榱硪环N表示 0的狀態(tài)，且不可恢復。 可編程的 PROM單元電路 (P190圖 41) 31 F l o a t i n g g a t e M O S E P R O MF A M O SW L （ 字 線 ）B L （ 位 線 ）?出廠時所有位均為 1， FAMOS（浮空柵極 MOS） G極無電荷，處于截止狀態(tài)。 ?工作時，加入正常電壓， FAMOS 的狀態(tài)維持不變。 紫外線擦除可編程的 EPROM單元電路 電擦除可重寫只讀存儲器 EEPROM單元電路 ?與 EPROM相似，它是在 EPROM基本單元電路的浮空柵的上面再生成一個浮空柵，前者稱為第一級浮空柵，后者稱為第二級浮空柵。 ?若 VG為正電壓，第一浮空柵極與漏極之間產生隧道效應，使電子注入第一浮空柵極，即編程寫入。擦除后可重新寫入。 35 2716時序波形 編程（寫入） 讀寫原理 典型 EPROM芯片： 271 273 276 2712 27256等。27后的數(shù)字是總的位存儲容量，存儲單元數(shù)是總存儲容量除以 8。 半導體存儲器的邏輯結構與設計 位擴展技術 – 存儲器芯片提供的字空間滿足整個存儲空間的字空間要求，但存儲器芯片的位空間不能滿足要求。 例 2： 1Kx8 SRAM存儲芯片構成 4Kx8的存儲器 1K X 8C SA 0A 1A 2A 3A 4A 5A 6