【正文】 8位地址 1腳未用，或在新型號中用于片內(nèi)自動刷新。 22 23 Intel 2164A 讀操作時序 24 Intel 2164A 寫操作時序 4 動態(tài)存儲器的刷新 定 義： 刷新。 動態(tài)存儲器依靠電容電荷存儲信息。平時無電源 供電，時間一長電容電荷會泄放，需定期向電容 補(bǔ)充電荷，以保持信息不變。 定期向電容補(bǔ)充電荷 原因： 注意 刷新 與 重寫 的區(qū)別。 破壞性讀出 后重寫，以恢復(fù)原來的信息。 在此期間，必須對所有動態(tài)單元刷新一遍。 非破壞性讀出 的動態(tài) M，需補(bǔ)充電荷以保持原來的信息。 2ms。 按行讀。 刷新一行所用的時間 刷新周期 （存取周期） 刷新一塊芯片所需的 刷新周期數(shù) 由芯片矩陣的 行數(shù) 決定。 對主存的訪問 由 CPU提供行、列地址，隨機(jī)訪問。 2ms內(nèi)集中安排所有刷新周期。 CPU訪存： 死區(qū) 用在實時要求不高的場合。 動態(tài)芯片刷新： 由刷新地址計數(shù)器提供行地址，定時刷新。 （ 1）集中刷新 R/W 刷新 R/W 刷新 2ms 50ns （ 2）分散刷新 各刷新周期分散安排在存取周期中。 R/W 刷新 R/W 刷新 100ns 用在低速系統(tǒng)中。 2ms （ 3）異步刷新 例 . 各刷新周期分散安排在 2ms內(nèi)。 用在大多數(shù)計算機(jī)中。 每隔一段時間刷新一行。 128行 ≈ 微秒 每隔 ，刷新一行； 2毫秒內(nèi)刷新完所有行。 R/W 刷新 R/W 刷新 R/W R/W R/W 微秒 微秒 微秒 刷新請求 刷新請求 （ DMA請求） （ DMA請求） 29 掩模只讀存儲器 MROM 00 30 WLBLVPROM?出廠時所有位均為 1。 ?編程時（寫入數(shù)據(jù)），對寫 0的單元加入特定的大電流，熔絲被燒斷，變?yōu)榱硪环N表示 0的狀態(tài)，且不可恢復(fù)。 ?工作時，加入正常電路。 可編程的 PROM單元電路 (P190圖 41) 31 F l o a t i n g g a t e M O S E P R O MF A M O SW L （ 字 線 ）B L （ 位 線 ）?出廠時所有位均為 1， FAMOS（浮空柵極 MOS） G極無電荷，處于截止?fàn)顟B(tài)。 ?編程時（寫入數(shù)據(jù)），對寫 0的單元加入特定的電壓， FAMOS上的G極與 D極被瞬時擊穿，大量電子聚集到 G極上，撤銷編程電壓后，G極上的聚集的電子不能越過隔離層， FAMOS導(dǎo)通，表示 0。 ?工作時，加入正常電壓， FAMOS 的狀態(tài)維持不變。 ?擦除時，用紫外線照射， FAMOS聚集在 G極上的電子獲得能量，越過隔離層泄漏， FAMOS恢復(fù)截止?fàn)顟B(tài)。 紫外線擦除可編程的 EPROM單元電路 電擦除可重寫只讀存儲器 EEPROM單元電路 ?與 EPROM相似，它是在 EPROM基本單元電路的浮空柵的上面再生成一個浮空柵，前者稱為第一級浮空柵，后者稱為第二級浮空柵。第二級浮空柵引出一個電極，接某一電壓 VG。 ?若 VG為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一浮空柵極，即編程寫入。 ?若使 VG為負(fù)電壓，強(qiáng)使第一級浮空柵極的電子散失，即擦除。擦除后可重新寫入。 W L （ 字 線 ）B L（ 位 線 ）V G( W E )32 33 EPROM芯片 2716舉例 34 ① 存儲陣列； Intel2716 存儲器芯片的存儲陣列由 2K 8 個帶有浮動?xùn)诺? MOS 管構(gòu)成，共可保存 2K 8 位二進(jìn)制信息； ② X 譯碼器：又稱為行譯碼器，可對 7 位行地址進(jìn)行譯碼； ③ Y 譯碼器：又稱為列譯碼器，可對 4 位列地址進(jìn)行譯碼； ④ 輸出允許、片選和編程邏輯：實現(xiàn)片選及控制信息的讀 / 寫； ⑤ 數(shù)據(jù)輸出緩沖器：實現(xiàn)對輸出數(shù)據(jù)的緩沖。 35 2716時序波形 編程（寫入） 讀寫原理 典型 EPROM芯片： 271 273 276 2712 27256等。 特征：字片式結(jié)構(gòu)，每個存儲單元字長為 8位，即 1個字節(jié)。27后的數(shù)字是總的位存儲容量，存儲單元數(shù)是總存儲容量除以 8。 36 主存儲器組織 解決 驅(qū)動能力問題 存儲芯片的選擇 存儲空間的分布（地址分配）技術(shù)，即片選技術(shù) 與 CPU時序匹配及相連接的技術(shù)。 半導(dǎo)體存儲器的邏輯結(jié)構(gòu)與設(shè)計 位擴(kuò)展技術(shù) – 存儲器芯片提供的字空間滿足整個存儲空間的字空間要求，但存儲器芯片的位空間不能滿足要求。 37 38 例 1: 1K ? 4的 SRAM存儲芯片構(gòu)造 1K ? 8的存儲器 1K X 4CSA0A1A2A3A4A5A6A7A8A9D0D1D2D3WE1K X 4CSA0A1A2A3A4A5A6A7A8A9D0D1D2D3WED3D2D1D0Data BusA0A1A2A3A4A5A6A7A8A9A ddre s s BusWED7D6D5D439 40 字?jǐn)U展技術(shù) : 存儲器芯片提供的字空間不能滿足整個存儲空間的字空間要求，但存儲器芯片的位空間滿足要求。 例 2： 1Kx8 SRAM存儲芯片構(gòu)成 4Kx8的存儲器 1K X 8C SA 0A 1A 2A 3A 4A 5A 6A 7A 8A 9D 0D 1D 2D 3W ED 3D 2D 1D 0Data BusA 0A 1A 2A 3A 4A 5A 6A 7A 8A 9A d d r e s s B u sW ED 4D 5D 6D 7D 7D 6D 5D 41K X 8C SA 0A 1A 2A 3A 4A 5A 6A 7A 8A 9D 0D 1D 2D 3W ED 4D 5D 6D 71K X 8C SA 0A 1A 2A 3A 4A 5A 6A 7A 8A 9D 0D 1D 2D 3W ED 4D 5D 6D 71K X 8C SA 0A 1A 2A 3A 4A 5A 6A 7A 8A 9D 0D 1D 2D 3W ED 4D 5D 6D 72 4 譯 碼 器A 1 0A 1 1C S 0 C S 1 C S 2 C S 341 例 3： 1Kx4 SRAM存儲芯片構(gòu)成8Kx8的存儲器 A 0 A 9D 0 D 3 D 4 D 73 : 8譯碼器1 K x 4C S W EA 0 ~ A 9D 0 ~ D 31 K x 4C S W EA 0 ~ A 9D 0 ~ D 31 K x 4C S W EA 0 ~ A 9D 0 ~ D 31 K x 4C S W EA 0 ~ A 9D 0 ~ D 31 K x 4C S W EA 0 ~ A 9D 0 ~ D 31 K x 4C S W EA 0 ~ A 9D 0 ~ D 3D a t a B u sA 1 0A 1 1A 1 2C S 0C S 1C S 7A d d B u sW EC t r l B u s字位擴(kuò)展 : 存儲器芯片提供的字空間不能滿足整個存儲空 間的字空間要求，位空間也不能滿足要求。 片選技術(shù)（存儲空間分布、地址分配技術(shù)） 線選法：利用單根高位地址線（系統(tǒng)地址線中存儲器芯片地址引腳所連接的低位地址線后，剩余的高位地址線）實現(xiàn)片選。可以用簡單的與、或門電路實現(xiàn)片選譯碼邏輯。 局部譯碼法：利用高位地址線中的幾個作為片選譯碼器的輸入源信號?？梢杂煤唵蔚呐c、或門電路或?qū)ｉT的譯碼器電路實現(xiàn)片選譯碼邏輯。例 2中用 24譯碼器實現(xiàn) 4個片選邏輯；例 3中，用 38譯碼器實現(xiàn)片選邏輯。其特點(diǎn)都是只利用了高位地址線中的幾位，而不是全部。 全局譯碼：除了存儲器芯片本身所需要連接的低位地址碼以外的全部高位地址碼譯碼所產(chǎn)生的邏輯信號，作為片選信號的方法。 43 44 主存儲器與 CPU連接技術(shù) 計算機(jī)系統(tǒng)中的主存儲器一般由多個半導(dǎo)體存儲芯片按一定結(jié)構(gòu)互連構(gòu)成，并通過地址譯碼等外圍電路與系統(tǒng)連接。 主存邏輯設(shè)計基本方法 需解決： 芯片的選用、 例 1. 用 2114（ 1K 4） SRAM芯片組成容量為 4K 8的存儲器。地址總線 A15～ A0（低） ,雙向數(shù)據(jù)總線 D7～ D0（低） ,讀 /寫信號線 R/W。 給出芯片地址分配與片選邏輯 ,并畫出 M框圖。 （ 1）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。 地址分配與片選邏輯、 信號線的連接。 2片 1K 4 1K 8 4組 1K 8 4K 8 8片 45 存儲器尋址邏輯 （ 2）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。 4片 1K 4 4K 4 2組 4K 4 4K 8 8片 芯片內(nèi)的尋址系統(tǒng) (二級譯碼 ) 芯片外的 地址分配 與 片選邏輯 為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲單元 由哪幾位地址形成芯片選擇邏輯，以便尋找芯片 存儲空間分配： 4KB存儲器在 16位地址空間（ 64KB）中占據(jù) 任意連續(xù)區(qū)間。 46 64KB 1K 4 1K 4 1K 4 1K 4 1K 4 1K 4 1K 4 1K 4 需 12位地址尋址： 4KB A15… A12A11A10A9…… A0 A11～ A0 0 0 0 …… 0 任意值 0 0 1 …… 1 0 1 1 …… 1 1 0 1 …… 1 0 1 0 …… 0 1 0 0 …… 0 1 1 0 …… 0 1 1 1 …… 1 片選 芯片地址 低位地址分配給芯片，高位地址形成片選邏輯。 芯片 芯片地址 片選信號 片選邏輯 1K 1K 1K 1K A9～ A0 A9～ A0 A9