【正文】 常用的有 同步控制、異步控制、聯(lián)合控制 三種方式，其實(shí)質(zhì)反映了時序信號的定時方式。 如圖所生產(chǎn)的輸出節(jié)拍脈沖關(guān)系如下圖。它通常由石英晶體振蕩器和與非門組成的正反饋振蕩電 2. 環(huán)形脈沖發(fā)生器與時序信號譯碼 環(huán)形脈沖發(fā)生器的作用是產(chǎn)生一組有序的間隔相等或不等的脈沖序列，以便通過譯碼電路來產(chǎn)生最后所需的節(jié)拍脈沖。 時序信號產(chǎn)生器 微程序控制器中使用的時序信號產(chǎn)生器由 時鐘源、環(huán)形脈沖發(fā)生器、節(jié)拍脈沖 和 讀寫時序譯碼邏輯、啟停控制邏輯 等部分組成。 硬布線控制器中，時序信號往往采用 主狀態(tài)周期 節(jié)拍電位 節(jié)拍脈沖 三級體制。由此可見，時間控制對計算機(jī)來說是太重要了。 [思考 ] 用二進(jìn)制碼表示的指令和數(shù)據(jù)都放在內(nèi)存里，那 么 CPU是怎樣識別出它們是數(shù)據(jù)還是指令呢 ? 從 時間 上來說，取指令事件發(fā)生在指令周期的第一個 CPU周期中，即發(fā)生在“取指令”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個 CPU周期中，即發(fā)生在“執(zhí)行指令”階段。機(jī)器一旦被啟動，即 CPU開始取指令并執(zhí)行指令時，操作控制器就利用定時脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機(jī)器的動作，規(guī)定在這個脈沖到來時做什么，在那個脈沖到來時又做什么，給計算機(jī)各部分提供工作所需的時間標(biāo)志。 (2) “SUB R1， R3”指令是一條減法指令，其指令周期流程圖如圖（ b)所示。 【 解 】 (1) “ADD R2， R0”指令是一條加法指令，參與運(yùn)算的兩個數(shù)放在寄存器 R2和 R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分 (為簡單起見 ，省去了“ → ” 號左邊各寄存器代碼上應(yīng)加的括號 )。列出相應(yīng)的微操作控制信號序列。另外，線上標(biāo)注有小圈表示有控制信號，例中 yi表示 y寄存器的輸入控制信號，R1o為寄存器 R1的輸出控制信號，未標(biāo)字符的線為直通線，不受控制。 我們把前面的五條典型指令加以歸納，用方框圖語言表示的指令周期如下圖所示。 方框 代表一個 CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作。 五條指令的取指和執(zhí)行過程 我們把前面的五條典型指令加以歸納，其取指和執(zhí)行過程如下圖所示。這樣，下一條指令將不從 25單元讀出，而是從內(nèi)存 21單元開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順序。 第五條 JMP指令的指令周期由兩個 CPU周期組成，如下圖所示。因譯碼器譯出是“ NOP”指令，第二個 CPU周期中操作控制器不發(fā)出任何控制信號。 空操作指令和轉(zhuǎn)移指令的指令周期 第四條指令即 “ NOP”指令 ，這是一條空操作指令。 (4) 數(shù)據(jù)總線上的數(shù)寫入到所選中的存儲器單 元中，即將數(shù) 6寫入到存儲器 40號單元中。 3. 存儲和數(shù) 執(zhí)行階段的第三個 CPU周期中，累加寄存器的內(nèi)容傳送到緩沖寄存器，然后再存入到所選定的存儲單元 (40)中。 1. 取指令階段 (同上 ) 2. 送操作數(shù)地址 在執(zhí)行階段的第二個 CPU周期中， CPU完成的動作是把指令寄存器中地址碼部分的形式地址 40裝到地址寄存器。這個結(jié)果放回累加器，替換了累加器中原 先的數(shù) 0 。在此階段， CPU (1) 把地址寄存器中的操作數(shù)的地址 (30)發(fā)送到 地址總線上。在此階段， CPU的動作只有一個，那就是把指令寄存器中的地址碼部分 (30)裝入地址寄存器，其中 30為內(nèi)存中存放操作數(shù)的地址。 取數(shù)指令的指令周期 ADD指令是一條訪問內(nèi)存取數(shù)的指令，指令周期由三個 CPU周期組成，如下圖所示。 非訪內(nèi)存指令的指令周期 CLA是一條非訪內(nèi)存指令，它需要兩個CPU 周期，其中取指令階段需要一個 CPU周期，執(zhí)行指令階段需要一個 CPU周期。 圖 指令周期 下面舉例來說明指令的執(zhí)行周期過程。 時鐘周期 通常稱為節(jié)拍脈沖或 T周期。 指令周期 CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時間總和。 2. 微程序控制器 : 采用 存儲邏輯 來實(shí)現(xiàn)的的操 作控制器。我們重點(diǎn)介紹 微程序控制器。 根據(jù)設(shè)計方法不同，操作控制器可分為時序邏輯型、存儲邏輯型、時序邏輯與存儲邏輯結(jié)合型 三種。在各寄存器之間建立數(shù)據(jù)通路的任務(wù)，是由稱為 操作控制器 的部件來完成的。 操作控制器與時序產(chǎn)生器 數(shù)據(jù)通路 是許多寄存器之間傳送信息的通路。這些標(biāo)志位通常分別由 1位觸發(fā)器保存 除此之外，狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使 CPU和系統(tǒng)能及時了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。在這種情況下，需要在指令格式中對寄存器號加以編址。 目前 CPU中的累加寄存器，多達(dá) 16個， 32個，甚至更多。累加寄存器暫時存放ALU運(yùn)算的結(jié)果信息。 5. 累加寄存器（ AC） 累加寄存器 AC通常簡稱為累加器，它是一個通用寄存器。 地址寄存器的結(jié)構(gòu)和數(shù)據(jù)緩沖寄存器、指令寄存器一樣，通常使用單純的寄存器結(jié)構(gòu)。由于在內(nèi)存和 CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存的讀 /寫操作完成為止 當(dāng) CPU和內(nèi)存進(jìn)行信息交換，即 CPU向內(nèi)存存 /取數(shù)據(jù)時，或者 CPU從內(nèi)存中讀出指令時，都要使用地址寄存器和數(shù)據(jù)緩沖寄存器。因此程序計數(shù)器的結(jié)構(gòu)應(yīng)當(dāng)是具有寄存信息和計數(shù)兩種功能的結(jié)構(gòu)。由于大多數(shù)指令都是按順序來執(zhí)行的，所以修改的過程通常只是簡單的對 PC加 1 但是當(dāng)遇到轉(zhuǎn)移指令如 JMP指令時，那么后繼指令的地址 (即 PC的內(nèi)容 )必須從指令的地址段取得。在程序開始執(zhí)行前必須將它的起始地址，即程序的一條指令所在的內(nèi)存單元地址送入 PC，因此 PC的內(nèi)容即是從內(nèi)存提取的第一條指令的地址。 3. 程序計數(shù)器（ PC） 為了保證程序能連續(xù)地執(zhí)行下去， CPU必須具有某些手段來確定下一條指令的地址。指令寄存器中操作碼字段的輸出就是指令譯碼器的輸入。為了執(zhí)行任何給定的指令，必須對操作碼進(jìn)行測試，以便識別所要求的操作。當(dāng)執(zhí)行一條指令時，先把它從內(nèi)存取到緩沖寄存器中，然后再傳送至指令寄存器。 緩沖寄存器的作用是 ： (1) 作為 CPU和內(nèi)存、外部設(shè)備之間信息傳送 (2) 補(bǔ)償 CPU和內(nèi)存、外圍設(shè)備之間在操作速 (3) 在單累加器結(jié)構(gòu)的運(yùn)算器中，數(shù)據(jù)緩沖寄存器還可兼作為操作數(shù)寄存器。 1. 數(shù)據(jù)緩沖寄存器（ DR） 2. 指令寄存器（ IR） 3. 程序計數(shù)器（ PC） 4. 地址寄存器（ AR） 5. 累加寄存器（ AC） 6. 狀態(tài)條件寄存器（ PSW） 下面詳細(xì)介紹這些寄存器的功能與結(jié)構(gòu)。 這些寄存器用來暫存一個計算機(jī)字。相對控制器而言，運(yùn)算器接受控制器的命令而進(jìn)行動作 ，即運(yùn)算器所進(jìn)行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。它的主要功能有： (1) 從內(nèi)存中取出一條指令，并指出下一條指 (2) 對指令進(jìn)行譯碼或測試，并產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作； (3) 指揮并控制 CPU、內(nèi)存和輸入 /輸出設(shè)備之間數(shù)據(jù)流動的方向。 內(nèi)部結(jié)構(gòu)如下圖。 ★ 數(shù)據(jù)加工 數(shù)據(jù)加工就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。 ★操作控制 一條指令的功能往往是由若干個操作信號的組合來實(shí)現(xiàn)的，因此， CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn) ★ 時間控制 對各種操作實(shí)施時間上的定時稱為時間控制。 CPU對整個計算機(jī)系統(tǒng)的運(yùn)行是極其重要的 ★ 指令控制 程序的順序控制稱為指令控制。一旦把程序裝入內(nèi)存儲器，就可以由計算機(jī)來自動完成取出指令和執(zhí)行指令的任務(wù)。第五章 中央處理器 CPU的組成和功能 指令周期 時序產(chǎn)生器和控制方式 微程序控制器 微程序設(shè)計技術(shù) 硬布線控制器 傳統(tǒng) CPU 流水 CPU RISC CPU 多媒體 CPU CPU的組成和功能 CPU的功能 當(dāng)用計算機(jī)解決某個問題時，我們首先必須為它編寫程序。程序是一個指令序列，這個序列明確告訴計算機(jī)應(yīng)該執(zhí)行什么操作，在什么地方找到用來操作的數(shù)據(jù)。專門用來完成此項工作的計算機(jī)部件稱為 中央處理器 ，通常簡稱 CPU。由于程序是一個指令序列，這些指令的相互順序不能任意顛倒，必須嚴(yán)格按程序規(guī)定的順序進(jìn)行。在計算機(jī)中，各種指令的操作信號以及一條指令的整個執(zhí)行過程都受到時間的嚴(yán)格定時。 CPU的基本組成 CPU的基本部分由 運(yùn)算器、 cache和 控制器三大部分組成。 控制器 由程序計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成，它是發(fā)布命令的“決策機(jī)構(gòu)”，即完成協(xié)調(diào)和指揮整個計算機(jī)系統(tǒng)的操作。 運(yùn)算器 由算術(shù)邏輯單元 (ALU)、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成，它是數(shù)據(jù)加工處理部件。 運(yùn)算器有兩個主要功能： (1) (2) 執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測試， CPU中的主要寄存器 在 CPU中至少要有以下六類寄存器。根據(jù)需要，可以擴(kuò)充其數(shù)目。 1. 數(shù)據(jù)緩沖寄存器（ DR） 數(shù)據(jù)緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當(dāng)向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中。 2. 指令寄存器（ IR） 指令寄存器用來保存當(dāng)前正在執(zhí)行的一條指令。指令劃分為操作碼和地址碼字段，由二進(jìn)制數(shù)字組成。 指令譯碼器 就是做這項工作的。操作碼一經(jīng)譯碼后，即可向操作控制器發(fā)出具體操作的特定信號。而程序計數(shù)器正是起到這種作用，所以通常又稱為 指令計數(shù)器 。當(dāng)執(zhí)行指令時， CPU將自動修改 PC的內(nèi)容，以便使其保持的總是將要執(zhí)行的下一條指令的地址。在這種情況下下一條從內(nèi)存取出的指令將由轉(zhuǎn)移指令來規(guī)定，而不是像通常一樣按順序來取得。 4. 地址寄存器（ AR） 地址寄存器用來保存當(dāng)前 CPU所訪問的內(nèi)存單元的地址。同樣，如果我們把外圍設(shè)備的設(shè)備地址作為像內(nèi)存的地址單元那樣來看待，那么，當(dāng)CPU和外圍設(shè)備交換信息時，我們同樣使用 地址寄存器和數(shù)據(jù)緩沖寄存器。信息的存入一般采用電位 脈沖方式，即電位輸入端對應(yīng)數(shù)據(jù)信息位，脈沖輸入端對應(yīng)控制信號，在控制信號作用下，瞬時地將信息打入寄存器。其功能是：當(dāng)運(yùn)算器的算術(shù)邏輯單元 ALU)執(zhí)行算術(shù)或邏輯運(yùn)算時，為ALU提供一個工作區(qū)。顯然，運(yùn)算器中至少要有一個累加寄存器。當(dāng)使用多個累加器時，就變成通用寄存器堆結(jié)構(gòu)，其中任何一個可存放源操作數(shù)，也可存放結(jié)果操作數(shù)。 6. 狀態(tài)條件寄存器（ PSW） 狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容，如運(yùn)算結(jié)果進(jìn)位標(biāo)志 C，運(yùn)算結(jié)果溢出標(biāo)志 V，運(yùn)算結(jié)果為零標(biāo)志 Z，運(yùn)算結(jié)果為負(fù)標(biāo)志 N等等。因此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標(biāo)志拼湊而成的寄存器。 信息從什么地方開始，中間經(jīng)過哪個寄存器或多路開關(guān)，最后傳送到哪個寄存器，都要加以控制。操作控制器的功能，就是根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制。第一種稱為 硬布線控制器 ，它是采用 時序邏輯技術(shù) 來實(shí)現(xiàn)的；第二種稱為 微程序控制器 ，它是采用 存儲邏輯 來實(shí)現(xiàn)的；第三種是前兩種方式的組合。 1. 硬布線控制器 : 采用 時序邏輯技術(shù) 來實(shí)現(xiàn)的 操作控制器。 指令周期 指令周期的基本概念 計算機(jī)的 CPU自動地從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令 …… ，如此周而復(fù)始，構(gòu)成了一個封閉的循環(huán)。 CPU周期 又稱機(jī)器周期， CPU訪問一次內(nèi)存所花的時間較長，因此用從內(nèi)存讀取一條指令字的最短時間來定義。一個CPU周期包含若干個時鐘周期。 程序指令： S1: CLA ADD 30 STA 40 NOP JMP S1 其中包含有非訪內(nèi)存，和訪內(nèi)存，程序控制轉(zhuǎn)移指令。 1. 取指令階段 (1) 程序計數(shù)器 PC的內(nèi)容 20(八進(jìn)制 )被裝入地 址寄存器 AR； (2) 程序計數(shù)器內(nèi)容加 1，變成 21，為