晶體管規(guī)則陣列設(shè)計(jì)技術(shù)-展示頁(yè)
2025-01-29 07:00本頁(yè)面
【正文】 CABCABZ ????????????CMOS結(jié)構(gòu)的 MUX 帶有提升電路的 MUX 2. MUX邏輯應(yīng)用 在 MUX作為選擇開(kāi)關(guān)的應(yīng)用時(shí)，將 B和 A當(dāng)作控制信號(hào)，而將 C0~C3當(dāng)作數(shù)據(jù)信號(hào)，如果反過(guò)來(lái)，仍是這個(gè)電路結(jié)構(gòu)，將 C0~C3當(dāng)作邏輯功能控制信號(hào)， B和 A作為邏輯數(shù)據(jù)信號(hào)，我們可以得到一個(gè)非常有趣地邏輯結(jié)構(gòu)。信號(hào)的傳輸是通過(guò)導(dǎo)通的 MOS器件，從源傳到漏或從漏傳到源。 對(duì)器件編程的技術(shù)小結(jié)： 例題： 按照真值表 ， 用 NMOS或非 ROM結(jié)構(gòu)電路實(shí)現(xiàn)邏輯 。 ： ； :； ： 晶體管陣列及其邏輯設(shè)計(jì)應(yīng)用 ROM是最常用的晶體管規(guī)則陣列，它以晶體管的有無(wú)來(lái)確定存儲(chǔ)的信號(hào)是“ 0”或“ 1”。晶體管規(guī)則陣列設(shè)計(jì)技術(shù) VLSIC是高度復(fù)雜的集成系統(tǒng) ， 為保證設(shè)計(jì)的正確性并且降低設(shè)計(jì)難度 ， 提高設(shè)計(jì)效率 ， 避免由于在版圖設(shè)計(jì)過(guò)程中采用復(fù)雜結(jié)構(gòu)而引入不可靠因素 ， 因此 ， 在 VLSI的設(shè)計(jì)技術(shù)中大量地采用規(guī)則結(jié)構(gòu) ， 晶體管規(guī)則陣列設(shè)計(jì)技術(shù)就是其中之一 。 在這個(gè)結(jié)構(gòu)中的基本單元就是 MOS晶體管或CMOS晶體管對(duì) 。 全 NMOS結(jié)構(gòu) ROM 163251423212311 , RCRRCRCRCRRCRRC ?????????3134223211 , RRCRRCRRRC ???： ； :； ： 動(dòng)態(tài) NMOS或非結(jié)構(gòu) ROM ROM版圖 1. NMOS或非結(jié)構(gòu) ROM版圖 ： ； :； ： 2. NMOS與非結(jié)構(gòu) ROM版圖 ： ； :； ： 1. 對(duì)于并聯(lián)形式的器件采用不制作或開(kāi)路的方法去除； 2. 對(duì)于串聯(lián)形式的器件采用不制作或短路的方法去除； 3. 對(duì)于 NMOS管，可以不做柵或漏； 4. 對(duì)于 NMOS管，采用離子注入的方法可去除： 1）并聯(lián)結(jié)構(gòu)，采用提高開(kāi)啟電壓實(shí)現(xiàn)開(kāi)路，注入與襯底相同的雜質(zhì)；
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1