【正文】 2． 8088 最大組態(tài)下引腳的定義 8088 地址線 /數(shù)據(jù)線 ， 在最大組態(tài)與最小組態(tài)相同 ， 不同的是一些控制信號(hào) ， 變成輸出操作編碼的信號(hào) ， 用括號(hào)的標(biāo)示的部分 ， 產(chǎn)生系統(tǒng)控制信號(hào) 。 、 、 ： 3 個(gè)狀態(tài)信號(hào) ， 輸出 ， 編碼指示 CPU 最大組態(tài) 8 種工作狀態(tài) ,見(jiàn)表 。 見(jiàn)表 。 / ， / 總線請(qǐng)求 /總線同意信號(hào) ， 設(shè)備請(qǐng)求總線時(shí) ， 該引腳向 CPU 發(fā) 1 負(fù)脈信號(hào) ， 收到后回答個(gè)負(fù)脈 ，表示響應(yīng) ， 釋放總線 ， 設(shè)備可接管總線 。 1. 地址 /數(shù)據(jù)線引腳：引腳 1 －引腳 16。 2. 地址 /狀態(tài)引腳： 引腳 35 －引腳 38 A16/S3－ A19/S6：為地址 /狀態(tài)復(fù)用引腳 ， 輸出 、 三態(tài) ： /S7：引腳 34 ， 高 8 位數(shù)據(jù)總線 允許 /狀態(tài) 復(fù)用引腳 ， T1 狀態(tài) ， 輸出 BHE 信號(hào) ， 表示高 8 位數(shù)據(jù)線 D8－ D15 上的數(shù)據(jù)有效； T T TW 和 T4 狀態(tài) ， 引腳輸出信號(hào) S7。 BHEIO10 8086/8088 最小組態(tài)下的總線的形成 1. 8位數(shù)據(jù)總線： 見(jiàn)圖 。 (2) 腳：控制方向 ， 有效時(shí) ， 允許數(shù)據(jù)輸出 ， 無(wú)效時(shí) ， 輸 出呈高阻 。 8287 與此同時(shí) 8286 相同 ， 只是兩個(gè)方向上的輸出均為相反； 74LS245 用 DIR 來(lái)標(biāo)識(shí)方向控制 ， 用 G 來(lái)標(biāo)識(shí)輸出控制端 。 OE11 8282兩個(gè)控制端： 見(jiàn)圖 (1) STB：選通控制端 ， 用來(lái)控制數(shù)據(jù)鎖存 。 “三態(tài)”：指芯片有三態(tài)輸出能力，輸出允許控制端有效時(shí)，允許數(shù)據(jù)輸出，輸出允許控制端無(wú)效時(shí)，不允許數(shù)據(jù)輸出（輸出引腳呈高阻態(tài)）。當(dāng)控制無(wú)效時(shí)（ 8282 是 STB 信號(hào)為低電平），數(shù)據(jù)被鎖存。 OEM RD INTA12 8086/8088 最大組態(tài)下的總線的形成 以 IBM－ PC/XT 為例 ， 介紹最大組態(tài)下系統(tǒng)總線的形成 ，見(jiàn) 圖 。 鎖存器 74LS373 和地址輸出由 DMA 應(yīng)答電路提供的 AENBRD信號(hào)進(jìn)行控制 ( AENBRD 信號(hào) ， 連接到鎖存器74LS37 74LS244的 端 )， 當(dāng) AENBRD信號(hào)有效時(shí) ， 表示DMA 提供的地址有效 ， DMA控制器占用總線 ， 兩種鎖存器輸出呈高阻狀態(tài) ， 不允許 CPU向總線輸出地址 。 通過(guò)緩沖器 74LS245 形成與驅(qū)動(dòng) ， 74LS245 由 8288 的控制 信號(hào) DT/R連到 74LS245 的控制端 DIR， 控制數(shù)據(jù)的驅(qū)動(dòng)方向 ， 高電平時(shí)控制 CPU 向總線發(fā)數(shù)據(jù) ， 低電平時(shí)控制 CPU 從總線接 收數(shù)據(jù) ， 8288 的 DEN 端 ， 經(jīng)反向后連接到 74LS245 數(shù)據(jù)輸出控 制端 G， 低電平時(shí)允許向兩個(gè)方向輸出數(shù)據(jù) ， 高電平時(shí)輸出高阻 。 由總線控制器 8288 形成 ， 8088 的輸出引腳 S0－ S2 連接到總 線控制器 8288 的 S0－ S2通過(guò) 8288 的譯碼產(chǎn)生以下的控制信號(hào) 。 “ 控制 ” 信號(hào)： ALE、 DT/R 和 DEN， 用來(lái)控制系統(tǒng)的地址 和數(shù)據(jù)總線 ， 包括鎖存地址 、 控制數(shù)據(jù)驅(qū)動(dòng)方向 、 允許數(shù)據(jù)從驅(qū) 動(dòng)器輸出 ， 意義與最小組態(tài)下的情況基本相同 ， 唯一不同的是 8288產(chǎn)生的 DEN 高電平有效 。 寫總線周期為 CPU 向外設(shè)端口 ， 存儲(chǔ)器寫數(shù)據(jù)一次操作 時(shí)序 ， 包含 T1－ T4 4個(gè)機(jī)器周期 ， 當(dāng)外設(shè)存儲(chǔ)器速度慢 于 CPU時(shí) ， 還可在 T T4 之間插入多個(gè) TW 等待周期 。 15 見(jiàn)圖 （ 2） T2 狀態(tài) ：輸出控制信號(hào) : 進(jìn)行寫操作時(shí) ， 復(fù)用線 10 － 16 腳 AD7－ AD0 輸出數(shù)據(jù) ， 復(fù)用線 35－ 38 腳 A19/S6－A16/S3 輸出 CPU 狀態(tài) ， A8－ A15 地址信息保持 ， WR 輸出有效電平低電平 ， 外設(shè)或存儲(chǔ)器接收總線上的數(shù)據(jù) ， DEN也輸出有效電平低電平 ， 用來(lái)選通數(shù)據(jù)收發(fā)器對(duì)數(shù)據(jù)進(jìn)行驅(qū)動(dòng) 。 處于 TW 狀態(tài)時(shí) ， 數(shù)據(jù) 、 地址 、 控制信號(hào)延續(xù) T3 狀態(tài) 。 16 2. 最小組態(tài)下的讀總線時(shí)序 : 見(jiàn)圖 。 （ 1） T2 狀態(tài)： A16/S3－ A19 / S6 上的地址信號(hào)撤除 ， 出現(xiàn) S3－S6 信號(hào) ， 數(shù)據(jù)總線呈高阻狀態(tài) ， CPU 不再控制總線；復(fù)用線 AD0－ AD7 輸入外設(shè)或存儲(chǔ)器送來(lái)的數(shù)據(jù) 。 信號(hào)變成有效低電平 ， 選通數(shù)據(jù)收發(fā)器 8286， 通過(guò) DT/ 控制向 CPU 方向驅(qū)動(dòng)數(shù)據(jù) ， 進(jìn)行讀數(shù)據(jù)操作時(shí) ， 系統(tǒng)總線的狀態(tài) ， 由外部數(shù)據(jù)決定 ， T4 前沿對(duì)數(shù)據(jù)總線進(jìn)行采樣；如果外設(shè)或存儲(chǔ)器不能及時(shí)提供數(shù)據(jù) ， 通過(guò) READY 向 CPU 發(fā)無(wú)效信號(hào)低電平 ， 請(qǐng)求等待 ， 此時(shí) ， CPU 在 T T4 之間插入若干 TW。 10－ 16 腳 AD7－ AD0、 A8－ A1 復(fù)用線 35－ 38 腳 A19/S6－ A16/S3 發(fā)出地址 20 位信息 。 DT/ 輸出低電平 ， 表示 CPU 進(jìn)行寫操作 ， 控制數(shù)據(jù) 收發(fā)器向總線方向驅(qū)動(dòng)數(shù)據(jù) 。 如外設(shè)端口或存儲(chǔ)器 沒(méi)有準(zhǔn)備就緒 ， 向 READY發(fā)一個(gè)低電平 ， CPU 在 T T4 之間 插入若干 TW 來(lái)等待外設(shè)或存儲(chǔ)器 ， 向總線送數(shù)據(jù) 。 (4) T4狀態(tài)： CPU 已經(jīng)完成對(duì)數(shù)據(jù)的輸入 ， 變?yōu)闊o(wú) 效的高電平； 轉(zhuǎn)為無(wú)效的高電平 ， 數(shù)據(jù)驅(qū)動(dòng)器停止工作 。 對(duì)于控制信號(hào) ， 要分清是來(lái)自 8088， 還是來(lái)自 8288。 1. — 8088 在最大組態(tài)下 ， 引腳輸出 3 位狀態(tài)編碼 ， 送往 8288 控 制器 ， 進(jìn)行譯碼 ， 譯出總線周期各個(gè)控制信號(hào) 。 在 PC/XT 微機(jī)中 ， 被定義為 ， 被定義為 。 S0 S2MRDC IORCRD MRDCIORCMWTC IOWCIORMEMRWR WR19 超前存儲(chǔ)器寫控制 、 超前 I/O 口寫控制 ， 其時(shí)序與最小狀態(tài)下 時(shí)序基本類似 ， 相應(yīng)比 、 超前一個(gè)時(shí)鐘周期； PC/XT 微機(jī)中 被定義 為 ， 被定義為 。 3. DEN 信號(hào) 它為 8288 的數(shù)據(jù)輸出允許信號(hào)，高電平有效，與最小狀態(tài)低電平有效不同。 8MHz 頻率工作 ， 外部有 68 個(gè)引腳 ， 封裝成 PGA 和 LCC 兩種形式 ， 與 8086 的引腳大部分相同 ， 少 數(shù)不同 。 芯片引腳功能 ， 見(jiàn)表 。 2. 數(shù)據(jù)線 16 根 D0－ D15 ： 286 的地址線與數(shù)據(jù)線分離 ， 沒(méi) 有采用復(fù)用方式 。 4. COD/ ： 是代碼或中斷響應(yīng)信號(hào) 。 。 7. PEACK :是協(xié)處理器 808 80287 操作數(shù)響應(yīng)輸入信號(hào) 。 9. ERROR ： 輸入有效信號(hào) ， 表示協(xié)處理器 808 80287出錯(cuò) 。 11. NC 沒(méi)有連接使用的腳 （ NO Connection） 。 實(shí)地址方式，用于向上兼容 8086，此時(shí) 80286 的 24 根地址線，只有低 20 位地址有效，其尋空 和尋址方法與 8086 相同。 返回本章目錄 22 80386微處理器 80386 是 Intel 公司 ， 在 1985 年推出的 32 位微處理器 ， 片內(nèi)集成了 萬(wàn)個(gè)晶體管 ， 132 個(gè)引腳 PGA 封裝 。 32 根地址線 ， 尋址能力達(dá) 4GB；系統(tǒng)采用流水線和指令重疊技術(shù) ， 虛擬存儲(chǔ)技術(shù) ， 存儲(chǔ)管理分段分頁(yè)技術(shù)；采用了高速緩存結(jié)構(gòu) ， 提供 32 位指令 ， 支持 1 32 位數(shù)據(jù)類型；最大數(shù)據(jù)傳輸速率為 32 Mbps。