【正文】 本章結(jié)束 返回目錄 28 返回 8 返回 7 返回 6 返回 5 圖 8088 CPU 的引腳圖 GND A14 A13 A12 A1 1 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 8 0 8 8 3 1 1 1 CPU 3 0 1 2 29 1 3 28 1 4 27 1 5 26 1 6 25 1 7 24 1 8 23 1 9 22 2 0 21 Vc c A15 A16 /S 3 A17 /S 4 A18 /S 5 A19 /S 6 SS0 (HIGH) MN/ MX RD HOLD ( RQ / GT 0 ) HL DA ( RQ / G T 1 ) WR (LOC K) IO / M ( S2 ) DT/ R ( S1 ) DEN ( S0 ) AL E (QS 0 ) I NTA (QS 1 ) TE S T RE AD Y RE S ET 返回 4 返回 3 返回 2 29 圖 8086 CPU 的引腳圖 Vcc A 1 5 A 1 6 / S 3 A 1 7 / S 4 A 1 8 / S 5 A 1 9 / S 6 B HE /S7 (HIGH ) MN / MX RD H O L D ( RQ / GT 0 ) H L D A ( RQ / G T 1 ) WR ( L O C K ) M/ IO ( S2 ) DT/ R ( S1 ) DEN ( S0 ) A L E (QS0 ) INTA ( Q S1 ) TE S T R E A D Y R E SET GND A D 1 4 A D 1 3 A D 1 2 A D 1 1 A D 1 0 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 N MI I N T R CLK GND 1 40 2 3 9 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 8 0 8 6 31 1 1 CPU 3 0 1 2 2 9 1 3 2 8 1 4 2 7 1 5 26 1 6 2 5 1 7 24 1 8 2 3 1 9 22 2 0 21 返回 9 30 圖 8088 最小組態(tài)下的總線形成 IO/ M RD WR +5V 系統(tǒng)總線信號 82 82 ST B OE 82 82 ST B OE 82 82 ST B OE T 82 86 OE M N / MX IO/ M RD WR A16/S3— A19/S6 A8— A15 8088 AD0— AD7 A L E D T / R D E N A16— A1 9 A8— A15 A0— A7 D0— D7 返回 10 返回 11 31 圖 8088 最大組態(tài)下的總線形成 A12— A19 A8— A11 A0— A7 D0 D7 MEMR MEMW IO R IOW INT A MN/ MX 16/S3— A19/S6 A15— A12 A8— A11 8088CPU AD0— AD7 S0 － S2 S0 S2 7 4 L S 3 7 3 G OE 7 4 L S 2 4 4 E 7 4 L S 3 7 3 OE G 7 4 L S 2 4 5 G DI R AEN BRD A EN 39。 返回本章目錄 26 2． 6 Pentium 系列微處理器 1． Pentium微處理器 1993 年 Intel 公司推出了 Pentium 32 位微處理器 ， 其系統(tǒng)結(jié)構(gòu)有了很大的突破 ， 與 80 86 系統(tǒng)微處理器兼容 ， 32 位地址總線和 64 位數(shù)據(jù)總線； CISC 體系結(jié)構(gòu)和 RISC 體系結(jié)構(gòu)的結(jié)合；片內(nèi)有多個指令處理單元 ， 多條指令處理流水線 ， 速度大大提高；芯片內(nèi)全新設(shè)計的浮點運算器 FPU， 采用了超級流水線技術(shù) ， 分支指令預測 ， 預先安排指令的動態(tài)順序 ， 大大地提高了流水線的效率 。 2. 80486 的基本結(jié)構(gòu) 80486 在原來 80386 的基礎(chǔ)上 ， 增加了兩個部件：高性能浮點運算部件 FPU 和高速緩沖存儲器 Cache。 返回本章目錄 24 2 . 5 80486 微處理器 Intel 公司 1989 年 ， 推出 32 位 80486 微處理器 ， 片內(nèi)集成了 120 萬個晶體管 ， 有 168 條引腳 ， 網(wǎng)格陣列式封裝 。 ：從預取部件中讀預取的指令并譯碼 ， 放在 指令隊列中 ， 供執(zhí)行部件使用 。 32 根地址線 ， 尋址能力達 4GB；系統(tǒng)采用流水線和指令重疊技術(shù) ， 虛擬存儲技術(shù) ， 存儲管理分段分頁技術(shù)；采用了高速緩存結(jié)構(gòu) ， 提供 32 位指令 ， 支持 1 32 位數(shù)據(jù)類型；最大數(shù)據(jù)傳輸速率為 32 Mbps。 實地址方式，用于向上兼容 8086，此時 80286 的 24 根地址線，只有低 20 位地址有效，其尋空 和尋址方法與 8086 相同。 9. ERROR ： 輸入有效信號 ， 表示協(xié)處理器 808 80287出錯 。 。 2. 數(shù)據(jù)線 16 根 D0－ D15 ： 286 的地址線與數(shù)據(jù)線分離 ， 沒 有采用復用方式 。 8MHz 頻率工作 ， 外部有 68 個引腳 ， 封裝成 PGA 和 LCC 兩種形式 ， 與 8086 的引腳大部分相同 ， 少 數(shù)不同 。 S0 S2MRDC IORCRD MRDCIORCMWTC IOWCIORMEMRWR WR19 超前存儲器寫控制 、 超前 I/O 口寫控制 ， 其時序與最小狀態(tài)下 時序基本類似 ， 相應比 、 超前一個時鐘周期； PC/XT 微機中 被定義 為