【文章內(nèi)容簡介】 T4 狀態(tài) 。 (4) T4狀態(tài)： CPU 已經(jīng)完成對數(shù)據(jù)的輸入 ， 變?yōu)闊o 效的高電平； 轉(zhuǎn)為無效的高電平 ， 數(shù)據(jù)驅(qū)動器停止工作 。 RRDDENR18 8088 最大組態(tài)下的總線時序 8088 若采用最大組態(tài) ， 許多控制信號不再由 8088 直接提供 ， 由 8288 總線控制器來提供 ， 系統(tǒng)總線由 8088 與 8288 共同形成 。 對于控制信號 ， 要分清是來自 8088， 還是來自 8288。 8088 最大 組態(tài)下的總線寫周期時序見 圖 ， 讀周期時序見 圖 。 1. — 8088 在最大組態(tài)下 ， 引腳輸出 3 位狀態(tài)編碼 ， 送往 8288 控 制器 ， 進行譯碼 ， 譯出總線周期各個控制信號 。 2. 8288產(chǎn)生的控制信號 存儲器讀控制 ， 為 I/O 口讀控制 ， 其時序與 最小狀態(tài)下的 時序基本相同 。 在 PC/XT 微機中 ， 被定義為 ， 被定義為 。 存儲器寫控制 ， 為 I/O口寫控制 ， 其時序與 最小狀態(tài)下的時序基本類似 ， 比 滯后一個時鐘周期 。 S0 S2MRDC IORCRD MRDCIORCMWTC IOWCIORMEMRWR WR19 超前存儲器寫控制 、 超前 I/O 口寫控制 ， 其時序與最小狀態(tài)下 時序基本類似 ， 相應比 、 超前一個時鐘周期； PC/XT 微機中 被定義 為 ， 被定義為 。 中斷斷響應：在中斷斷響應周期有效。 3. DEN 信號 它為 8288 的數(shù)據(jù)輸出允許信號，高電平有效，與最小狀態(tài)低電平有效不同。 AMW TC AIOWCWR、 MWTCIOWC、MWTCIOWC A M W TCMEMW AIOWC IOWINTA返回本章目錄 20 2． 3 80286 微處理器 80286 微處理器是 Intel 公司 ， 在 1982 年推出的高性能的 16 位微處理器； 80286 芯片集成了 13 萬個晶體管 ， 在 8086 的基 礎上增加了存儲處理單元 。 8MHz 頻率工作 ， 外部有 68 個引腳 ， 封裝成 PGA 和 LCC 兩種形式 ， 與 8086 的引腳大部分相同 ， 少 數(shù)不同 。 其芯片封裝示意圖 ， 見圖 。 芯片引腳功能 ， 見表 。 1. 地址線 24 根 A0－ A23 ： 286 具有 16MB 的尋址范圍 ， 用于 I/O的地址線 16 根 ， 64K 個 8 位 I/O 端口 。 2. 數(shù)據(jù)線 16 根 D0－ D15 ： 286 的地址線與數(shù)據(jù)線分離 ， 沒 有采用復用方式 。 3. S0 、 S1 ： 為兩個總線周期狀態(tài)輸出信號 。 4. COD/ ： 是代碼或中斷響應信號 。 5. M/ ： 是存儲器或 I/O 端口選擇信號 。 。 INTAIO21 見表 6. PEREQ:是協(xié)處理器 808 80287 操作數(shù)請求輸入信號 。 7. PEACK :是協(xié)處理器 808 80287 操作數(shù)響應輸入信號 。 8. BUSY ： 表示協(xié)處理器 808 80287 忙 .與浮點指令 ESC，WAIT 指令配合使用 。 9. ERROR ： 輸入有效信號 ， 表示協(xié)處理器 808 80287出錯 。 10. VSS 是電源的負極 ， 就是系統(tǒng)地線 。 11. NC 沒有連接使用的腳 （ NO Connection） 。 286 具有 “ 實地址方式 ” 和 “ 保護虛地址方式 ” 兩種工作方式 ， 簡稱為 “ 實方式 ” 和 “ 保護方式 ” 。 實地址方式，用于向上兼容 8086，此時 80286 的 24 根地址線，只有低 20 位地址有效，其尋空 和尋址方法與 8086 相同。 保護虛地址方式，體現(xiàn)了 80286 的特色， 24 根地址線全部有效，可尋址 16M 。 返回本章目錄 22 80386微處理器 80386 是 Intel 公司 ， 在 1985 年推出的 32 位微處理器 ， 片內(nèi)集成了 萬個晶體管 ， 132 個引腳 PGA 封裝 。 80386的結構圖 ， 見圖 。 32 根地址線 ， 尋址能力達 4GB；系統(tǒng)采用流水線和指令重疊技術 ， 虛擬存儲技術 ， 存儲管理分段分頁技術；采用了高速緩存結構 ， 提供 32 位指令 ， 支持 1 32 位數(shù)據(jù)類型；最大數(shù)據(jù)傳輸速率為 32 Mbps。 片內(nèi)集成存儲管理部件 MMU， 支持虛存和特權保護 ， 通過浮點協(xié)處理器 80387 實現(xiàn)浮點數(shù)據(jù)的高速處理； 386 CPU 由總線接口部件 ， 指令預取部件 ， 指令譯碼部件 ， 控制部件 、 數(shù)據(jù)部件 ， 保護部件 ， 分段部件和分頁部件組成 。 23 80386 CPU 芯片內(nèi)部組成 ， 見圖 。 ：是 80386 CPU 芯片與外部器件之間的接口； ：預先從存儲器中取出指令 ， 放在指令隊列 中 ， 而隊列由預取隊列和預取單元組成；預取單元主要管理預取 指針和段預取界限 ， 進入預取隊列的指令 ， 送到譯碼器進行譯碼 。 ：從預取部件中讀預取的指令并譯碼 ， 放在 指令隊列中 ， 供執(zhí)行部件使用 。 ： 包括 1個算術邏輯部件 ALU、 8 個 32位的通用 寄存器 ， 1個 64 位的移位器和 1 個乘法器； ： 1 個地址加法器 ， 高速緩存器 ， 段描述器 。 ： 1 個地址加法器 ， 高速緩存器 ， 頁描述器 ， 將 分段部件或代碼部件產(chǎn)生的地址轉(zhuǎn)換成物理地址 。 ：在 ROM 中存放有微代碼 ， 譯碼器給控制部件 提供微代碼的入口地址 ， 控制部件按照微代碼來執(zhí)行相應的操 作 。 返回本章目錄 24 2 . 5 80486 微處理器 Intel 公司 1989 年 ， 推出 32 位 80486 微處理器 ， 片內(nèi)集成了 120 萬個晶體管 ， 有 168 條引腳 ， 網(wǎng)格陣列式封裝 。 1. 80486 的特點 （ 1） 80486 首次采用了精簡指令系統(tǒng) RISC 技術 ， 這樣有效地減小了指令的時鐘周期個數(shù) ， 能夠在一個指令周期 ， 內(nèi)可以完成一條指令 。 （ 2） 80486 首次將協(xié)處理器 8038 高速緩存 Cache， 集成在 80486 芯片內(nèi) ， 形成一個芯片；運算速度和數(shù)據(jù)的存取速度大大的提高 。 （ 3） 80486 增加了多處理機指令 ， 增強了多重處理系統(tǒng) 。 2. 80486 的基本結構 80486 在原來 80386 的基礎上 ， 增加了兩個部件：高性能浮點運算部件 FPU 和高速緩沖存儲器 Cache。 25 （ 1） 浮點運算部件：把 80386 的協(xié)處理器 80387， 集成在80486 芯片內(nèi) ， 使其具有浮點處理能力 ， 縮短 CPU 80486 與運算部件之間的通訊時間 ， 提高了運算能力 ， 是 80387 的 倍 。 （ 2） 高速緩存 Cache： 80486 芯片內(nèi)的高速緩存是數(shù)據(jù)和指令共用 ， 可以存放數(shù)據(jù) ， 也可以存放指令 ， 共 8K。 （ 3） 80486 在高速緩存與浮點運算部件之間 ， 采用了 32 位總線相連 ， 兩條 32 位的總線可作為一條 64 位的總線使用 。 返