【正文】 ， 被定義為 。 1. — 8088 在最大組態(tài)下 ， 引腳輸出 3 位狀態(tài)編碼 ， 送往 8288 控 制器 ， 進(jìn)行譯碼 ， 譯出總線周期各個(gè)控制信號(hào) 。 (4) T4狀態(tài)： CPU 已經(jīng)完成對(duì)數(shù)據(jù)的輸入 ， 變?yōu)闊o(wú) 效的高電平； 轉(zhuǎn)為無(wú)效的高電平 ， 數(shù)據(jù)驅(qū)動(dòng)器停止工作 。 DT/ 輸出低電平 ， 表示 CPU 進(jìn)行寫(xiě)操作 ， 控制數(shù)據(jù) 收發(fā)器向總線方向驅(qū)動(dòng)數(shù)據(jù) 。 信號(hào)變成有效低電平 ， 選通數(shù)據(jù)收發(fā)器 8286， 通過(guò) DT/ 控制向 CPU 方向驅(qū)動(dòng)數(shù)據(jù) ， 進(jìn)行讀數(shù)據(jù)操作時(shí) ， 系統(tǒng)總線的狀態(tài) ， 由外部數(shù)據(jù)決定 ， T4 前沿對(duì)數(shù)據(jù)總線進(jìn)行采樣；如果外設(shè)或存儲(chǔ)器不能及時(shí)提供數(shù)據(jù) ， 通過(guò) READY 向 CPU 發(fā)無(wú)效信號(hào)低電平 ， 請(qǐng)求等待 ， 此時(shí) ， CPU 在 T T4 之間插入若干 TW。 16 2. 最小組態(tài)下的讀總線時(shí)序 : 見(jiàn)圖 。 15 見(jiàn)圖 （ 2） T2 狀態(tài) ：輸出控制信號(hào) : 進(jìn)行寫(xiě)操作時(shí) ， 復(fù)用線 10 － 16 腳 AD7－ AD0 輸出數(shù)據(jù) ， 復(fù)用線 35－ 38 腳 A19/S6－A16/S3 輸出 CPU 狀態(tài) ， A8－ A15 地址信息保持 ， WR 輸出有效電平低電平 ， 外設(shè)或存儲(chǔ)器接收總線上的數(shù)據(jù) ， DEN也輸出有效電平低電平 ， 用來(lái)選通數(shù)據(jù)收發(fā)器對(duì)數(shù)據(jù)進(jìn)行驅(qū)動(dòng) 。 “ 控制 ” 信號(hào)： ALE、 DT/R 和 DEN， 用來(lái)控制系統(tǒng)的地址 和數(shù)據(jù)總線 ， 包括鎖存地址 、 控制數(shù)據(jù)驅(qū)動(dòng)方向 、 允許數(shù)據(jù)從驅(qū) 動(dòng)器輸出 ， 意義與最小組態(tài)下的情況基本相同 ， 唯一不同的是 8288產(chǎn)生的 DEN 高電平有效 。 通過(guò)緩沖器 74LS245 形成與驅(qū)動(dòng) ， 74LS245 由 8288 的控制 信號(hào) DT/R連到 74LS245 的控制端 DIR， 控制數(shù)據(jù)的驅(qū)動(dòng)方向 ， 高電平時(shí)控制 CPU 向總線發(fā)數(shù)據(jù) ， 低電平時(shí)控制 CPU 從總線接 收數(shù)據(jù) ， 8288 的 DEN 端 ， 經(jīng)反向后連接到 74LS245 數(shù)據(jù)輸出控 制端 G， 低電平時(shí)允許向兩個(gè)方向輸出數(shù)據(jù) ， 高電平時(shí)輸出高阻 。 OEM RD INTA12 8086/8088 最大組態(tài)下的總線的形成 以 IBM－ PC/XT 為例 ， 介紹最大組態(tài)下系統(tǒng)總線的形成 ，見(jiàn) 圖 。 “三態(tài)”：指芯片有三態(tài)輸出能力，輸出允許控制端有效時(shí)，允許數(shù)據(jù)輸出，輸出允許控制端無(wú)效時(shí)，不允許數(shù)據(jù)輸出（輸出引腳呈高阻態(tài)）。 8287 與此同時(shí) 8286 相同 ， 只是兩個(gè)方向上的輸出均為相反； 74LS245 用 DIR 來(lái)標(biāo)識(shí)方向控制 ， 用 G 來(lái)標(biāo)識(shí)輸出控制端 。 BHEIO10 8086/8088 最小組態(tài)下的總線的形成 1. 8位數(shù)據(jù)總線： 見(jiàn)圖 。 1. 地址 /數(shù)據(jù)線引腳：引腳 1 －引腳 16。 見(jiàn)表 。 INTA8 2． 8088 最大組態(tài)下引腳的定義 8088 地址線 /數(shù)據(jù)線 ， 在最大組態(tài)與最小組態(tài)相同 ， 不同的是一些控制信號(hào) ， 變成輸出操作編碼的信號(hào) ， 用括號(hào)的標(biāo)示的部分 ， 產(chǎn)生系統(tǒng)控制信號(hào) 。 RDENSSOMMM7 （ 5） 請(qǐng)求與響應(yīng)引腳 ， 見(jiàn)圖 INTR引腳 18： 可屏蔽中斷請(qǐng)求：輸入高電平有效 ， 設(shè)備 申 請(qǐng)可屏蔽中斷 。 引腳 26 : 數(shù)據(jù)允許：低電平有效時(shí) ， 該腳輸出低電 平時(shí) ， 表示數(shù)據(jù)總線正在傳送數(shù)據(jù) ， 用來(lái)控制對(duì)總線的驅(qū)動(dòng) 。 ALE 引腳 25:地址鎖存允許：輸出高電平 ,復(fù)用引腳 AD0－ AD A16/S3－ A19/S6正在傳送地址信息 ， 時(shí)間很短 ， 統(tǒng)利用此腳鎖存地址 。 MXMX5 引腳 32 ： 讀控制，輸入有效時(shí)低電平時(shí)， CPU 從存儲(chǔ)器或從 I/O 端口讀入數(shù)據(jù)。 S5 = 0時(shí)，表示 CPU 中斷已關(guān)閉； S5 = 1時(shí)，表示 CPU 中斷已開(kāi)放。 A8－ A15：輸出 、 三態(tài) ， 不作復(fù)用 ， 作為訪問(wèn)存儲(chǔ)器或外設(shè) 的地址 。 MXMXMX3 8088 微處理器的兩種狀態(tài)下引腳的定義 8088 在兩種組態(tài)下的引腳定義 見(jiàn)圖 ， 由于 8088 是一種 準(zhǔn) 16 位微處理器 ， 數(shù)據(jù)總線 16 位 ， 外部數(shù)據(jù)總線 8 位 ， 引腳 AD0－ AD7 為 數(shù)據(jù) /地址 復(fù)用線 ， 引腳 24 － 31 在兩種狀態(tài)下分 別有不同的意義 ， 不加括號(hào)的定義為最小組態(tài)引腳的定義 ， 加括 號(hào)的定義為最大組態(tài)引腳的定義；應(yīng)用時(shí) ， 最小和最大組態(tài)有不 的總線形成方法 。 用 8086/8088 構(gòu)成系統(tǒng)時(shí) ， 可以通過(guò)它的引腳 MN / 來(lái)選擇 兩種不同的系統(tǒng)模式 ， 以構(gòu)成兩種不同的應(yīng)用系統(tǒng) ， 見(jiàn)圖 。 最小組態(tài)模式：當(dāng) MN/ 接高電平時(shí) ， 處于最小模式； 構(gòu)成小規(guī)模的應(yīng)用系統(tǒng) ， 一般用于單板機(jī)控制系統(tǒng) ， 在最小組態(tài) 模式下 ， 系統(tǒng)的總線控制信號(hào)直接由 8088/8066 來(lái)產(chǎn)生 ， 因此 ， 整個(gè)系統(tǒng)的控制線路較為簡(jiǎn)單 。 1. 8088 微處理器最小組態(tài)的引腳 （ 1） 地址 /數(shù)據(jù)線引腳 ， 引腳 16－ 9： 8088 采用地址 /數(shù)據(jù)分 時(shí)復(fù)用方法 。 4 （ 2） 地址 /狀態(tài)引腳 ， 引腳 35 － 38。 S4S3 的組合表示當(dāng)前正在使用哪個(gè)段寄存器 ， 見(jiàn)表 。 見(jiàn)圖 。 READY 引腳 22： 準(zhǔn)備就緒：高電平有效 ， 表示被訪問(wèn)的存儲(chǔ)器或 I/O 端口已經(jīng)準(zhǔn)備好 ， CPU 不需要等待 。 IO/ 、 RD、 WR 引腳 27－ 29 ：構(gòu)成微機(jī)系統(tǒng)的基本信 號(hào) ， 合形成 4 個(gè)基本總線操作周期：存儲(chǔ)器讀 、 存儲(chǔ)器寫(xiě) 、 IO 讀和 IO 寫(xiě) 。 引腳 24： 可屏蔽中斷響應(yīng)，輸出低電平有效 ,來(lái)自 INTR引腳的中斷請(qǐng)求已經(jīng)被 CPU響應(yīng)， CPU已經(jīng)進(jìn)入了中斷服務(wù)。 見(jiàn)圖 。 LOCK：總線封鎖 ， 輸出低電平時(shí) ， 封鎖其它總線請(qǐng)求 ,到指令執(zhí)行完畢 。 AD0－ AD15：為 數(shù)據(jù) /地址 復(fù)用線 ， 雙向 、 三態(tài)；可作 為與存儲(chǔ)器 、 外設(shè)交換數(shù)據(jù)信息的數(shù)據(jù)線 D0－ D15， 又可作為訪 問(wèn)內(nèi)存 、 訪問(wèn)外設(shè)的地址信息線 A0－ A15， 分時(shí)使用 。 采用 Intel 8286 數(shù)據(jù)收發(fā)器進(jìn)行驅(qū)動(dòng) ， 朝兩個(gè)方向驅(qū)動(dòng)數(shù) 據(jù) ， 發(fā)送時(shí) ， CPU 發(fā)送數(shù)據(jù) ， 接收時(shí) ， CPU 從總線接收數(shù)據(jù) ， 因此稱為三態(tài)雙向緩沖器 ， 芯片有兩個(gè)控制引腳： (1) T 腳：控制數(shù)據(jù)的驅(qū)動(dòng)方向 ， 有效時(shí) ， 向發(fā)送方驅(qū)動(dòng) ， 無(wú)效時(shí) ， 向接收方驅(qū)動(dòng) 。 2. 20位地址總線： 采用三態(tài)透明鎖存器 8282 進(jìn)行鎖存和驅(qū)動(dòng) ， 地址線 A0－ A A16－ A19 與數(shù)據(jù)線分時(shí)復(fù)用 ， 地址信息只有在 T1 時(shí)出現(xiàn) ， 必須 及時(shí)進(jìn)行鎖存 ， 要對(duì) A0－ A19 進(jìn)行驅(qū)動(dòng) ， 增強(qiáng)負(fù)載能力 ， 采用 3 個(gè) 8282 鎖存器來(lái)鎖存 ， 驅(qū)動(dòng)地址總線 ， 8282 有 8 位輸出輸入 。 “透明鎖存器”：有效電平控制下（ 8282 是 STB 信號(hào)為高電平有效）輸入信號(hào)可以直達(dá)輸出端。 1. 系統(tǒng)地址總線 采用兩個(gè)鎖存器 74LS373 和一個(gè)單向鎖存器 74LS244， 兩個(gè)鎖存器 74LS373， 用于地址 A12－ A19 及 A0－ A7 的鎖存和驅(qū)動(dòng) （ 實(shí)際上 A12－ A15 可不鎖存 ） ,由 8288 輸出的 ALE 進(jìn)行控制 ，單向鎖存器 74LS244， 用于地址 A8－ A11 的鎖存和驅(qū)動(dòng) 。 3. 系統(tǒng)的控制總線： 見(jiàn)圖 。 14 2 . 2 8088 總線時(shí)序 8088 最小組態(tài)下的總線時(shí)序 1. 最小組態(tài)下的寫(xiě)總線時(shí)序： 見(jiàn)圖 。 （ 3） T3,、 TW 狀態(tài)： 檢測(cè)數(shù)據(jù)是否能夠完成 ， T3 狀態(tài)時(shí) ，IO/M、 DEN、 WR、 DT/R 繼續(xù)有效 ， 地址信息和數(shù)據(jù)信息繼續(xù)維持 ， CPU 在 T3 的上升沿 ， 測(cè)