【正文】 DMA 應(yīng)答電路 S0 － S2 DT ／ R AE N39。 4． Pentium IV 微處理器 2021 年 Intel 公司，推出 P4 微處理器，芯片內(nèi)集成了 4200 萬(wàn) 個(gè)晶體管， 423 個(gè)引腳 Socket 插座； 2 條超標(biāo)量流水線，快速雙倍 頻的算術(shù)邏輯部件 ALU 比普通的 ALU 速度提高一倍；增加 144 條新指令，數(shù)據(jù)流單指令多數(shù)據(jù)擴(kuò)展 SSE2，用于加速視頻，音頻 和三維處理；支持雙倍速率的 SDRAM，最大容量達(dá) 2GB。 2． Pentium II 微處理器 1997 年 Intel 公司 ， 推出 Pentium II 微處理器 ， 繼承了 Pentium Pro， 利用 MMX 多媒體技術(shù) ， 進(jìn)行單指令流多數(shù)據(jù)流 SIMD 處理 ， 可并行處理 8個(gè) 8 位數(shù)據(jù)或 4個(gè) 16 位數(shù)據(jù)或 2 個(gè) 32 位數(shù)據(jù)；新增 4 種數(shù)據(jù)類型 ， 57 條新指令； 8 個(gè) 64 位的 MMX 寄存器； 512KB 的 L2 Cache 與 CPU 分離 ， 芯片內(nèi)的 L1 Cache 增到 32KB， 16KB 代碼 Cache， 16KB 數(shù)據(jù) Cache； CPU 插座采用 Slot 接口標(biāo)準(zhǔn) 。 （ 3） 80486 在高速緩存與浮點(diǎn)運(yùn)算部件之間 ， 采用了 32 位總線相連 ， 兩條 32 位的總線可作為一條 64 位的總線使用 。 25 （ 1） 浮點(diǎn)運(yùn)算部件：把 80386 的協(xié)處理器 80387， 集成在80486 芯片內(nèi) ， 使其具有浮點(diǎn)處理能力 ， 縮短 CPU 80486 與運(yùn)算部件之間的通訊時(shí)間 ， 提高了運(yùn)算能力 ， 是 80387 的 倍 。 （ 3） 80486 增加了多處理機(jī)指令 ， 增強(qiáng)了多重處理系統(tǒng) 。 1. 80486 的特點(diǎn) （ 1） 80486 首次采用了精簡(jiǎn)指令系統(tǒng) RISC 技術(shù) ， 這樣有效地減小了指令的時(shí)鐘周期個(gè)數(shù) ， 能夠在一個(gè)指令周期 ， 內(nèi)可以完成一條指令 。 ：在 ROM 中存放有微代碼 ， 譯碼器給控制部件 提供微代碼的入口地址 ， 控制部件按照微代碼來(lái)執(zhí)行相應(yīng)的操 作 。 ： 包括 1個(gè)算術(shù)邏輯部件 ALU、 8 個(gè) 32位的通用 寄存器 ， 1個(gè) 64 位的移位器和 1 個(gè)乘法器； ： 1 個(gè)地址加法器 ， 高速緩存器 ， 段描述器 。 ：是 80386 CPU 芯片與外部器件之間的接口； ：預(yù)先從存儲(chǔ)器中取出指令 ， 放在指令隊(duì)列 中 ， 而隊(duì)列由預(yù)取隊(duì)列和預(yù)取單元組成；預(yù)取單元主要管理預(yù)取 指針和段預(yù)取界限 ， 進(jìn)入預(yù)取隊(duì)列的指令 ， 送到譯碼器進(jìn)行譯碼 。 片內(nèi)集成存儲(chǔ)管理部件 MMU， 支持虛存和特權(quán)保護(hù) ， 通過(guò)浮點(diǎn)協(xié)處理器 80387 實(shí)現(xiàn)浮點(diǎn)數(shù)據(jù)的高速處理； 386 CPU 由總線接口部件 ， 指令預(yù)取部件 ， 指令譯碼部件 ， 控制部件 、 數(shù)據(jù)部件 ， 保護(hù)部件 ， 分段部件和分頁(yè)部件組成 。 80386的結(jié)構(gòu)圖 ， 見圖 。 保護(hù)虛地址方式，體現(xiàn)了 80286 的特色， 24 根地址線全部有效，可尋址 16M 。 286 具有 “ 實(shí)地址方式 ” 和 “ 保護(hù)虛地址方式 ” 兩種工作方式 ， 簡(jiǎn)稱為 “ 實(shí)方式 ” 和 “ 保護(hù)方式 ” 。 10. VSS 是電源的負(fù)極 ， 就是系統(tǒng)地線 。 8. BUSY ： 表示協(xié)處理器 808 80287 忙 .與浮點(diǎn)指令 ESC，WAIT 指令配合使用 。 INTAIO21 見表 6. PEREQ:是協(xié)處理器 808 80287 操作數(shù)請(qǐng)求輸入信號(hào) 。 5. M/ ： 是存儲(chǔ)器或 I/O 端口選擇信號(hào) 。 3. S0 、 S1 ： 為兩個(gè)總線周期狀態(tài)輸出信號(hào) 。 1. 地址線 24 根 A0－ A23 ： 286 具有 16MB 的尋址范圍 ， 用于 I/O的地址線 16 根 ， 64K 個(gè) 8 位 I/O 端口 。 其芯片封裝示意圖 ， 見圖 。 AMW TC AIOWCWR、 MWTCIOWC、MWTCIOWC A M W TCMEMW AIOWC IOWINTA返回本章目錄 20 2． 3 80286 微處理器 80286 微處理器是 Intel 公司 ， 在 1982 年推出的高性能的 16 位微處理器； 80286 芯片集成了 13 萬(wàn)個(gè)晶體管 ， 在 8086 的基 礎(chǔ)上增加了存儲(chǔ)處理單元 。 中斷斷響應(yīng)：在中斷斷響應(yīng)周期有效。 存儲(chǔ)器寫控制 ， 為 I/O口寫控制 ， 其時(shí)序與 最小狀態(tài)下的時(shí)序基本類似 ， 比 滯后一個(gè)時(shí)鐘周期 。 2. 8288產(chǎn)生的控制信號(hào) 存儲(chǔ)器讀控制 ， 為 I/O 口讀控制 ， 其時(shí)序與 最小狀態(tài)下的 時(shí)序基本相同 。 8088 最大 組態(tài)下的總線寫周期時(shí)序見 圖 ， 讀周期時(shí)序見 圖 。 RRDDENR18 8088 最大組態(tài)下的總線時(shí)序 8088 若采用最大組態(tài) ， 許多控制信號(hào)不再由 8088 直接提供 ， 由 8288 總線控制器來(lái)提供 ， 系統(tǒng)總線由 8088 與 8288 共同形成 。 測(cè)試 READY， 發(fā)現(xiàn)高電平時(shí) TW 結(jié)束 ， 進(jìn)入 T4 狀態(tài) 。 (3) T3 狀態(tài)：外設(shè)端口或存儲(chǔ)器已經(jīng)準(zhǔn)備就緒 ， 不需等待 ， 那么外設(shè)或存儲(chǔ)器 ， 將數(shù)據(jù)送到總線上 。 ALE 輸出正的有效脈沖 。 RDDENM17 見圖 (2) T1 狀態(tài)： IO/ 指示是從外設(shè)讀還是從存儲(chǔ)器讀數(shù)據(jù) 。 信號(hào)變成有效低電平 ， 選通存儲(chǔ)器或選通外設(shè)端口 ，讀入送來(lái)的數(shù)據(jù) 。 CPU 從外設(shè)端口 ， 存儲(chǔ)器讀取一次數(shù)據(jù)的操作時(shí)序；包含 T1－ T4 的 4 個(gè)機(jī)器周期 ， ；當(dāng)外設(shè) 、 存儲(chǔ)器的速度慢于 CPU 時(shí) ，還可在 T T4 之間插入多個(gè) TW 等待周期；與寫周期主要在 T2 狀態(tài)的不同 。 （ 4） T4 狀態(tài)： 完成數(shù)據(jù)寫入，轉(zhuǎn)為無(wú)效數(shù)據(jù)寫入已經(jīng)完成， CEN 轉(zhuǎn)為無(wú)效，數(shù)據(jù)從總線上撤除，數(shù)據(jù)驅(qū)動(dòng)器停止輸出。 （ 3） T3,、 TW 狀態(tài)： 檢測(cè)數(shù)據(jù)是否能夠完成 ， T3 狀態(tài)時(shí) ，IO/M、 DEN、 WR、 DT/R 繼續(xù)有效 ， 地址信息和數(shù)據(jù)信息繼續(xù)維持 ， CPU 在 T3 的上升沿 ， 測(cè)試 READY 信號(hào) ， 為無(wú)效信號(hào)低電平 ， 表示 CPU 將訪問的外設(shè)或存儲(chǔ)器未準(zhǔn)備好 ， CPU 在 T T4 之間插入 TW 等待狀態(tài) ， READY 若為有效信號(hào)高電平 ， 外設(shè)或存儲(chǔ)器已經(jīng)準(zhǔn)備就緒 ， 這里進(jìn)入 T4 狀態(tài) ， 將數(shù)據(jù)寫入外設(shè)或存儲(chǔ)器 。 ( 1 ) T1 狀態(tài) ： CPU 輸出 I/O 地址或存儲(chǔ)器地址 ， 進(jìn)行讀 操作時(shí) ， 引腳 IO/M 指示本次的對(duì)象 ， 低電平時(shí) ， 寫到存儲(chǔ)器中 ， 高電平時(shí) ， 寫到外設(shè) ， T1時(shí) CPU 10－ 16 腳的 AD7－ AD0、 A8 － A15 復(fù)用線的 35－ 38 腳 A19/S6－ A16/S3 發(fā)出地址 20位信息； 為了鎖存復(fù)用總線上的地址 ， ALE 同時(shí)輸出有效的正脈沖 ， 下 降沿用來(lái)鎖存地址 ， DT/R 輸出高電平 ， 控制數(shù)據(jù)向總線方向驅(qū) 動(dòng) ， CPU 進(jìn)行寫操作 。 14 2 . 2 8088 總線時(shí)序 8088 最小組態(tài)下的總線時(shí)序 1. 最小組態(tài)下的寫總線時(shí)序： 見圖 。 “ 命令 ” 信號(hào)： I/O 寫 、 I/O讀 ， 存儲(chǔ)器寫 、 存儲(chǔ)器讀和中斷 響應(yīng) ， 低電平有效 ， 分別用于讀寫操作 、 中斷響應(yīng) ， 形成系統(tǒng)的 控制總線 。 3. 系統(tǒng)的控制總線： 見圖 。 OE13 返回本章目錄 2. 系統(tǒng)的數(shù)據(jù)總線： 見圖 。 1. 系統(tǒng)地址總線 采用兩個(gè)鎖存器 74LS373 和一個(gè)單向鎖存器 74LS244， 兩個(gè)鎖存器 74LS373， 用于地址 A12－ A19 及 A0－ A7 的鎖存和驅(qū)動(dòng) （ 實(shí)際上 A12－ A15 可不鎖存 ） ,由 8288 輸出的 ALE 進(jìn)行控制 ，單向鎖存器 74LS244， 用于