【正文】 11 C5/2,3,4+ M1 M2 G3 G4 CTRDIV16 3CT=15 CO [1] [2] [4] [8] 74161 ENT ENP ENT ENP 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 D0 Q1 Q2 Q3 Q0 R 1,5D D1 D2 D3 C5/2,3,4+ M1 M2 G3 G4 CTRDIV16 ENT ENP CP 3CT=15 CO [1] [2] [4] [8] 74161 D4 Q5 Q6 Q7 Q4 R 1,5D D5 D6 D7 C5/2,3,4+ M1 M2 G3 G4 CTRDIV16 3CT=15 CO [1] [2] [4] [8] 74161 D8 Q9 Q10 Q11 Q8 R 1,5D D9 D10 D11 C5/2,3,4+ M1 M2 G3 G4 CTRDIV16 3CT=15 CO [1] [2] [4] [8] 74161 ENT ENP ENT ENP 1 1 1 1 1 1 1 1 1 實現(xiàn)模 212計數(shù)器方案之二 問題 : 方案一和方案二相比 ,哪一種計數(shù) 速度快 . 二、異步二進(jìn)制計數(shù)器 由 下降邊沿 觸發(fā)的 觸發(fā)器 構(gòu)成的四位二進(jìn)制 加法 計數(shù)器 : 1J 1K C1 R Q Q 1 F0 Q0 1 1J 1K C1 R Q Q F1 Q1 1J 1K C1 R Q Q 1 F2 Q2 1J 1K C1 R Q Q 1 F3 Q3 RD CP 電路圖 (二進(jìn)制加法計數(shù)規(guī)則 :如果低位已經(jīng)為 1,則再記入 1時就 應(yīng)回到 0,同時向高位送出進(jìn)位信號。 amp。 1 … LD Qi1…Q 0 amp。 amp。 (2) 用 T 觸發(fā)器構(gòu)成的同步二進(jìn)制加法計數(shù)器 ,其電路結(jié)構(gòu) 有兩條規(guī)則 : ① T0=1。 CP C G3 G2 G1 Q3為高位 。 amp。 Q3Q2Q1Q0: 計數(shù)器的輸出狀態(tài) 。 B：二進(jìn)制計數(shù)器；非二進(jìn)制計數(shù)器。 (4)再輸入置數(shù)脈沖 ,將第二組數(shù)據(jù) X2并行存入移位寄 存器 (1)。 (2)輸入置數(shù)脈沖 ,將第一組數(shù)據(jù) X1并行存入移位寄 存器 (1)。 74194邏輯電路結(jié)構(gòu)示意： 1D Q C1 Fi D0 D1 D2 D3 A1 A0 SA SB 1D Q C1 Fi+1 1D Q C1 Fi1 Qi1 Qi Qi+1 Qi+1 Qi Qi1 Di CP R R R RD 用兩片 74194接成八位雙向移位寄存器 3,4D D0 Q1 Q2 Q3 Q0 R RD 1,4D 3,4D 3,4D 3,4D 2,4D D1 D2 D3 DSR DSL C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194(1) 3,4D D4 Q5 Q6 Q7 Q4 R 1,4D 3,4D 3,4D 3,4D 2,4D D5 D6 D7 DSR DSL C4 1→/2← 1 0 } M 0 3 SRG4 74194(2) 三、移位寄存器的應(yīng)用舉例 3,4D Q1 Q2 Q3 Q0 R RD 1,4D 3,4D 3,4D 3,4D 2,4D DSR DSL C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194(1) 3,4D Q5 Q6 Q7 Q4 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SRG4 74194(2) amp。 D2 SD amp。 D0 SD amp。 D2 SD amp。 D0 SD amp。 D2 SD amp。 D0 SD amp。 并出：從各級觸發(fā)器 Q（ Q）端同時取出。 并入：用預(yù)置的方式把一組代碼序列同時存入移位 寄存器中 單向移位寄存器 1) 串入 串 /并出單向移存器 移位寄存器中的存儲電路可用時鐘控制的無空翻的 D、 RS或 JK觸發(fā)器組成。 ③ 并入 串出 。 ② 雙向移位寄存器 . 按輸入輸出的方式分類 : ① 串入 串出 。 ? 二、 移位寄存器 功能 : 存放代碼 。 amp。 摩爾 (Moore)型 ：輸出信號 僅僅 取決于存儲電路的狀態(tài)， 而和該時刻的外部輸入信號無關(guān)。第 5章 時序邏輯電路的分析與設(shè)計 X Z Q W 組合電路 存儲電路 外部輸入信號 外部輸出信號 驅(qū)動信號 狀態(tài)信號 時序電路的框圖： 描述時序電路的三組方程： 輸出方程 : Z(tn)=F[X(tn),Q (tn)] 驅(qū)動方程 : W(tn)=G[X(tn),Q (tn)] 狀態(tài)方程 : Q(tn+1)=H[W(tn),Q (tn)] 時序電路分類： 根據(jù)存儲單元的狀態(tài)改變是否在 統(tǒng)一 的 時鐘脈沖 控制下 同時 發(fā)生來分： 同步 時序電路； 異步 時序電路。 根據(jù)輸出信號的特點來分： 米里 (Mealy)型 ：輸出信號 不僅僅 取決于存儲電路的狀 態(tài)，而且還取決于外部輸入信號。 MSI構(gòu)成的時序邏輯電路 寄存器和移位寄存器 一 . 寄存器 寄存器用途 : 暫時存放二進(jìn)制數(shù)碼 . 寄存器作為一個邏輯部件來使用 ,一般都包含有觸發(fā)器 堆和控制電路兩個部分 . 4位 D觸發(fā)器寄存器 (74175) 1D C1 Q Q R 1D C1 Q Q R 1D C1 Q Q R 1D C1 Q Q R 1 1 CP RD d1 d2 d3 d4 Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 輸入 輸出 RD CP d Qn+1 Qn+1 0 0 1 1 ↑ 1 1 0 1 ↑ 0 0 1 1 0 Qn Qn Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 d1 d2 d3 d4 1D R C1 RD CP 具有 三態(tài)輸出 的四位 緩沖 數(shù)據(jù)寄存器 (74173) 74173功能表 RD CP G1 G2 M N Q1 Q2 Q3 Q4 1 0 0 0 0 0 0 0 0 0 0 0 d1 d2 d3 d4 0 1 0 0 Q1 Q2 Q3 Q4 0 1 0 0 Q1 Q2 Q3 Q4 1 1 Z 1D ? ▽ d1 Q1 d2 Q2 d3 Q3 d4 Q4 M N G1 G2 CP amp。 R EN C1 RD ?：為緩沖器符號； ： 三態(tài)符號 。 移位 . 分類 : 按移位方向分類 : ① 單向移位寄存器 。 ② 串入 并出 。 ④ 并入 并出 . 串入：代碼序列從第一級逐位輸入。 移位寄存器組成 : 串出：經(jīng)移位從末級逐位輸出。 各觸發(fā)器的狀態(tài)方程為 : nn QDQ 0111 ???nn QDQ 121 2 ???nn QDQ 2 31 3 ???In VDQ ??? 0101D C1 Q F0 1D C1 Q F1 1D C1 Q F2 1D C1 Q F3 Vi 串行輸入 CP 移位脈沖 Q0 Q1 Q2 Q3 串行 輸出 V0 并行輸出 a）在連續(xù)四個 CP脈沖后 , 在 Q0、 Q Q2和 Q3端得到 并行輸出信號； b）若再連續(xù)輸入 3個 CP脈沖 ,可在串行輸出端得到串行 輸出信號 . CP Vi Q0 Q1 Q2 Q3 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 各觸發(fā)器初態(tài) 為 0, Vi依次輸入 1→0→1→1時的 波形圖 2) 串 /并入 串出單向移存器 R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D1 SD amp。 D3 SD RD Vi CP 接收 V0 串行 輸出 串行 輸入 移位 脈沖 F0 F1 F2 F3 并行輸入 工作原理： a) 串行輸入 R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D1 SD amp。 D3 SD RD Vi CP 接收 V0 串行 輸出 串行 輸入 移位 脈沖 0 1 1 1 1 1 并行輸入 b) 并行輸入 : R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D1 SD amp。 D3 SD RD Vi CP 接收 V0 串行 輸出 串行 輸入 移位 脈沖 0 0 1 1 1 1 0 0 0 0 ① 清零 ② 接收 (以 D0D1D2D3=1010為例 ) 11111 1 0 0 0 0并行輸入 雙向移位寄存器 多功能雙向移位寄存器 74194 3,4D D0 Q1 Q2 Q3 Q0 R RD 1,4D 3,4D 3,4D 3,4D 2,4D D1 D2 D3 DSR DSL C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 RD SA SB CP 功能 0 清零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1