【正文】 并行置數(shù) ↑ ↑ ↑ ↑ 注意： 清零為 異步 ； 置數(shù)為 同步 。 BIN/OCT 7 6 5 4 3 2 1 0 1 2 4 1 A0 A1 A2 74138 EN 1 Z’ Z 1 1 例如 :A2A1A0=110時的工作波形 CP Z 再如 :A2A1A0=011時的工作波形 CP Z 當 3線 — 8線譯碼器的地址碼為 N時 ,可以得到 N+1分頻 的輸出脈沖 (1N7) 2. 串行加法器 n位移存器 (1) n位移存器 (2) n+1位移存器 (3) FA Q 1D C1 R Xn Yn DSR DSR Ci1 Ci Si xi yi Z n+1 n n 置數(shù) 清零 移位 脈沖 串行 輸出 并行 輸出 3. 串行累加器 n位移存器 (1) n位移存器 (2) FA Q 1D C1 R Xn Ci1 Ci Si xi yi n 清零 移位 脈沖 串行 輸出 并行 輸出 Z n 置數(shù) 脈沖 工作原理 : (1)輸入清零脈沖 ,使移位寄存器和進位觸發(fā)器清零 。 (3)輸入 n個移位脈沖 ,X1以串行的形式通過全加器 ,被 存入移位寄存器 (2)。 (5)隨后輸入 n個移位脈沖 ,移位寄存器 (2)中的數(shù)據(jù) ,即 為 X1和 X2的和 . 計數(shù)器 計數(shù)器功能 : 統(tǒng)計輸入脈沖的個數(shù) . 計數(shù)器除了直接用于計數(shù)外 ,還可以用于定時器、分頻器、程序控制器、信號發(fā)生器等多種數(shù)字設備中 . 計數(shù)器分類： A：同步計數(shù)器；異步計數(shù)器。 一、 同步二進制計數(shù)器 1. 電路組成和邏輯功能分析 以 四位 同步 二進制 加法 計數(shù)器為例進行討論 . CP: 計數(shù)脈沖 。 C: 計數(shù)器的進位標志 . 1J 1K C1 F0 Q Q0 T0=1 1J 1K C1 F1 Q Q1 T1 1J 1K C1 F2 Q Q2 T2 1J 1K C1 F0 Q Q3 T3 amp。 amp。 Q0為低位 . 計數(shù)器的驅(qū)動方程和輸出方程 T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 C=Q3Q2Q1Q0 n n n n n n n n n n 狀態(tài)表 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 Qn Qn+1 CP 根據(jù) T觸發(fā)器的特性方程 : Qn+1=TQn+TQn =T⊕ Qn 狀態(tài)方程 : Qn+1=Qn Qn+1=Qn ⊕ Qn Qn+1=Qn ⊕ (QnQn) Qn+1=Qn ⊕ (QnQnQn) 0 0 0 0 0 1 1 1 1 2 2 2 3 3 CP Q0 Q1 Q2 Q3 C 2. 同步二 進制加法計數(shù)器的特點 (1)由 n 個觸發(fā)器構(gòu)成的同步二進制加法計數(shù)器的模為 2n, 沒有多余狀態(tài) ,狀態(tài) 利用率最高 。 ② Ti=Qi1Qi2…Q 0 (i≠0). (3) 同步計數(shù)器工作速度快 ,這種計數(shù)器的最高工作頻率 可達 fmax= 1 tPF+tPG 3. MSI同步二進制加法計數(shù)器 MSI同步二進制加法計數(shù)器典型器件有 7416 74163等 , 它們都是四位同步加法計數(shù)器 . CP RD LD ENP ENT 功能 0 異步清 零 1 0 同步 置 數(shù) 1 1 0 1 保持 (包括 CO的狀態(tài) ) 1 1 0 保持 (CO=0) 1 1 1 1 同步計數(shù) ↑↑74161功能表 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74161 VCC CO Q0 Q1 Q2 Q3 ENT LD RD CP D0 D1 D2 D3 ENP GND D0 Q1 Q2 Q3 Q0 R 1,5D D1 D2 D3 C5/2,3,4+ M1 M2 G3 G4 CTRDIV16 RD LD ENT ENP CP 3CT=15 CO [1] [2] [4] [8] 74161 74161內(nèi)部 電路分析： 以計數(shù)器中 間某一位為 例： ≥1 amp。 amp。 amp。 Fi Di amp。因此 ,只要將 T′觸 發(fā)器從 1變?yōu)?0時輸出端電位的跳變做為進位信號 , 并接 至高一位觸發(fā)器的時鐘輸入端 , 就可以得到多位二進制 加法計數(shù)器了。 ) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 CP Q0 Q1 Q2 Q3 為二進制減法計數(shù)器 波形圖 2. 異步二進制計數(shù)器的特點 (1)異步二進制計數(shù)器可由 T’觸發(fā)器構(gòu)成 ,觸發(fā)器之間串接 , 低位觸發(fā)器的輸出 ,作為高位觸發(fā)器的時鐘 . 當采用 下降 邊沿觸發(fā)器時 ,如將 Qi和 CPi+1相連 ,則構(gòu)成 加法 計數(shù)器 。 當采用 上升 邊沿觸發(fā)器時 ,如將 Qi和 CPi+1相連 ,則構(gòu)成 減法 計數(shù)器 。 ● 用 D觸發(fā)器構(gòu)成二進制計數(shù)器的例子 : 1D C1 Q Q F0 Q0 CP 1D C1 Q Q F1 Q1 1D C1 Q Q F2 Q2 1D C1 Q Q F3 Q3 異步二進制 減法計數(shù)器 問 ：為何種類型計數(shù)器(2) 異步二進制計數(shù)器 ,由于觸發(fā)器的狀態(tài)翻轉(zhuǎn)是由低位向 高位逐級進行的，因此 ,計數(shù) 速度較低 . (3) 若 CP脈沖的頻率為 f , 則 Q0、 Q Q Q3 輸出脈沖的 頻率分別為 f、 f、 f、 f 。 1 4 1 2 1 8 1 16 三、 二進制可逆計數(shù)器 可逆計數(shù)器具有兩種形式 : : 這種電路有 一個 CP脈沖 輸入端 ,有一個 加減控制端 ,電路作何種計數(shù) ,由加減 控制端的 控制信號 來決定 。 (2) i≠0 Ti如圖所示： 有加 /減控制的同步 4位二進制可逆計數(shù)器電路 1J 1K C1 F0 Q Q0 1 1J 1K C1 F1 Q Q1 1J 1K C1 F2 Q Q2 1J 1K C1 F0 Q Q3 CP Q Q Q0 Q1 Q Q3 amp。 amp。 amp。 amp。 amp。 當 U/D=1時 ,各觸發(fā)器的驅(qū)動方程為 : T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 符合加法計數(shù)器的驅(qū)動方程 。 amp。 當作減計數(shù)時， CPU=0, 加 CPD. 四、同步十進制 8421BCD碼計數(shù)器 1J 1K C1 F0 Q Q0 1 1J 1K C1 F1 Q Q1 1J 1K C1 F2 Q 1J 1K C1 F0 Q CP Q Q Q Q3 Q2 Q amp。 amp。 amp。 以 T觸發(fā)器構(gòu)成 8421BCD碼加法計數(shù)器為例討論 (1) 列出 8421BCD碼加法計數(shù)器的狀態(tài)表 。 (3) 根據(jù)狀態(tài)表 , 求 輸出方程 和 驅(qū)動方程 并化簡 。否則要 修改 設計。 1 2 3 4 5 6 7 8 9 10 CP Q1 Q2 Q3 波 形 圖 瞬間即逝的過渡 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1110 1111 1100 1101 1011 1010 Q3Q2Q1Q0 狀態(tài)圖 2. MSI異步十進制計數(shù)器 MSI異步十進制計數(shù)器的型號有 74290、 7417 74196 等，這些計數(shù)器的共同特點是：每個電路內(nèi)部有兩組彼