【正文】 tegrated Circuit）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 另一方面， 目前最常見(jiàn)的復(fù)雜指令集 x86 CPU，雖然指令集是 CISC 的，但是較新的處理機(jī)都已經(jīng)是以 RISC 核心為基礎(chǔ)，只是再在外面輔以硬體解碼器，在執(zhí)行 CISC 指令時(shí)動(dòng)態(tài)翻譯成 RISC 指令，這個(gè)過(guò)程對(duì)程序設(shè)計(jì)師透明。 實(shí)際上在后來(lái)的發(fā)展中， RISC與 CISC在競(jìng)爭(zhēng)的過(guò)程中相互學(xué)習(xí)，現(xiàn)在的 RISC指令集也達(dá)到數(shù)百條，執(zhí)行周期也不再固定。目前常見(jiàn)的精簡(jiǎn)指令集微處理器包括 DEC Alpha、 ARC、 ARM、 AVR、 MIPS、 PARISC、Power Architecture(包括 PowerPC、 PowerXCell)和 SPARC 等。 精簡(jiǎn)指令集，是電腦中央處理器的一種設(shè)計(jì)模式，也被稱(chēng)為 RISC(Reduced Instruction Set Computing 的縮寫(xiě) )。當(dāng)需要一系列指令用來(lái)完成非常簡(jiǎn)單的程序時(shí)，從內(nèi)存讀入的指令總數(shù)會(huì)變多，因此也需要更多時(shí)間 。為此，必須降低微處理機(jī)原本的復(fù)雜度，以節(jié)省出空間給新增的緩存器和緩存。即便是在七十年代末，人們也已經(jīng)認(rèn)識(shí)到這種不一致性至少會(huì)在下一個(gè)十年繼續(xù)增加，到時(shí)微處理機(jī)將會(huì)比內(nèi)部存儲(chǔ)器的速度快上百倍。這看上去有些自相矛盾，卻源自于微處理機(jī)設(shè)計(jì)者所花的 時(shí)間和精力：設(shè)計(jì)者一般沒(méi)有時(shí)間去調(diào)整每一條可能被用到的指令，通常他們只優(yōu)化那些常用的指令。 電子信息工程 053 李壽春 8 這些復(fù)雜操作很少被使用。值得注意的是，由于編寫(xiě)編譯器的難度很大，當(dāng)時(shí)編譯器并不能充分利用 CISC 處理機(jī)所提供的各種特性。 70 年代后期， IBM(以及其它類(lèi)似企業(yè)組織 )的研究人員顯示，大多數(shù)正交尋址模式基本上已被程序員所忽略。這給微處理器增加了一些復(fù)雜性，但理論上每個(gè)可能的命令均可單獨(dú)調(diào)整。這種微處理器設(shè)計(jì)原理，在精簡(jiǎn)指令集 (RISC)的思路出現(xiàn)后，最終被人稱(chēng)為復(fù)雜指令集 (CISC)。 基于上述原因，微處理器設(shè)計(jì)師盡可能 使指令做更多的工作。以當(dāng)時(shí)的集成電路技術(shù)水準(zhǔn)，大量緩存器對(duì)芯片或電路板而言是難以承受的。憑借高密度打包的指令，存取慢速資源的頻率可以降低。在當(dāng)時(shí)看來(lái)，相對(duì)于使指令更容易譯碼，指令的編碼打包問(wèn)題遠(yuǎn)為重要。當(dāng)時(shí)內(nèi)部存儲(chǔ)器中的每一字節(jié)都很寶貴，例如只有幾千個(gè)字節(jié)來(lái)儲(chǔ)存某個(gè)完整系統(tǒng)。 加速這種復(fù)雜化的另一因素是缺乏大容量的內(nèi)部存儲(chǔ)器。為了便于編寫(xiě)程序，計(jì)算機(jī)架構(gòu)師設(shè)計(jì)出越來(lái)越復(fù)雜的指令，可以直接對(duì)應(yīng) 高級(jí) 程序語(yǔ)言的 高級(jí) 功能。 目前使用哈佛結(jié)構(gòu)的中央處理器和微控制器有很多，除了上面提到的Microchip 公司的 PIC 系列芯片，還有摩托羅拉公司的 MC68 系列、 Zilog 公司的Z8系列、 ATMEL 公司的 AVR 系列和 ARM 公司的 ARM ARM10 和 ARM11。其程序指令和數(shù)據(jù)指令分開(kāi)組織和存儲(chǔ)的，執(zhí)行時(shí)可以預(yù)先讀取下一條指令。程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度，如 Microchip 公司的 PIC16 芯片的程序指令是 14 位寬度，而數(shù)據(jù)是 8位寬度。 （ 2） 哈佛結(jié)構(gòu)是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)的存儲(chǔ)器結(jié)構(gòu)。 諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)處理方式的差別。 電子信息工程 053 李壽春 6 在典型情況下，完成一條指令需要 3 個(gè)步驟，即：取指令、指令譯碼和執(zhí)行指令。由于指令和數(shù)據(jù)都是二進(jìn)制碼，指令和操作數(shù)的地址又密切相關(guān)，因此，當(dāng)初選擇這種結(jié)構(gòu)是自然的。諾依曼結(jié)構(gòu)圖示 馮 馮 .諾曼結(jié)構(gòu)處理器具有以下幾個(gè)特點(diǎn)： 必須有一個(gè) 存儲(chǔ)器； 必須有一個(gè)控制器； 必須有一個(gè)運(yùn)算器，用于完成算術(shù)運(yùn)算和邏輯運(yùn)算； 必須有輸入和輸出設(shè)備，用于進(jìn)行人機(jī)通信。諾依曼首先提出了“存儲(chǔ)程序”的概念和二進(jìn)制原理，后來(lái)，人們把利用這種概念和原理設(shè)計(jì)的電子計(jì)算機(jī)系統(tǒng)統(tǒng)稱(chēng)為“馮 .諾曼型結(jié)構(gòu)”計(jì)算機(jī)。諾依曼結(jié)構(gòu)又稱(chēng)作普林斯頓體系結(jié)構(gòu)（ Princetionarchitecture）。諾依曼結(jié)構(gòu)。諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)。 電子信息工程 053 李壽春 5 2 CPU 設(shè) 計(jì)思路 cpu 的兩種架構(gòu) 設(shè)計(jì) RISCCPU，首先要考慮架構(gòu)。 本設(shè)計(jì)簡(jiǎn)介 本畢業(yè)設(shè)計(jì)將對(duì) RISCCPU 的架構(gòu)進(jìn)行探討，介紹如何設(shè)計(jì) RISCCPU，并以一個(gè) 8 位的能夠?qū)崿F(xiàn)加、減、跳轉(zhuǎn)等簡(jiǎn)單指令的精簡(jiǎn)指令集的 cpu 為實(shí)例加以說(shuō)明。 （ 7） 用戶使用： RISC 微處理器結(jié)構(gòu)簡(jiǎn)單，指令規(guī)整，性能容易把握，易學(xué)易用； CISC 微處理器結(jié)構(gòu)復(fù)雜，功能強(qiáng)大，實(shí)現(xiàn)特殊功能容易。 （ 5） CPU： RISC CPU 包含有較少的單元電路，因而面積小、功耗低；而 CISC CPU 包含有豐富的電路單元，因而功能強(qiáng)、面積大、功耗大。 （ 3） 程序： RISC 匯編語(yǔ)言程序一般需要較大的內(nèi)存空間，實(shí)現(xiàn)特殊功能時(shí)程序復(fù)雜，不易設(shè)計(jì)；而 CISC 匯編語(yǔ)言程序編程相對(duì)簡(jiǎn)單，科學(xué)計(jì)算及復(fù)雜 操作的程序社設(shè)計(jì)相對(duì)容易，效率較高。因此，處理特殊任務(wù)效率較高。但可以利用流水技術(shù)和超標(biāo)量技術(shù)加以改進(jìn)和彌補(bǔ)。對(duì)不常用的功能，常通過(guò)組合指令來(lái)完成。 目前常見(jiàn)使用 RISC 的處理器包括 DEC Alpha、 ARC、 ARM、 MIPS、 PowerPC、 SPARC 和 SuperH 等。也就是說(shuō)，在同等頻率下，采用 RISC 架構(gòu)的 CPU 比 CISC 架構(gòu)的 CPU 性能高很多，這是由 CPU的技術(shù)特征決定的 。 RISC 是英文“ Reduced Instruction Set Computings”的縮寫(xiě)，中文意思是“精簡(jiǎn)指令集”。因而，針對(duì) CISC 的這些弊病，帕特遜等人提出了精簡(jiǎn)指令的設(shè)想，即指令系統(tǒng)應(yīng)當(dāng)只包含那些使用頻率很高的少量指令，并提供一些必要的指令以支持操作系統(tǒng)和高級(jí)語(yǔ)言。在CISC 中，許多復(fù)雜指令需要極復(fù)雜的操作，這類(lèi)指令多數(shù)是某種高級(jí)語(yǔ)言的直接翻版，因而通用性差。首先，在這種計(jì)算機(jī)中，各種指令的使用率相差懸殊：一個(gè)典型程序的運(yùn)算過(guò)程所使用的 80％指令，只占一個(gè)處理器指令系統(tǒng)的 20％，事實(shí)上最頻繁使用的指令是取、存和加這些最簡(jiǎn)單的指令，這樣 — 來(lái)，長(zhǎng)期致力于復(fù)雜指令系統(tǒng)的設(shè)計(jì)，實(shí)際上是在設(shè)計(jì)一種難得在實(shí)踐中用得上的指令系統(tǒng)的處理器；同時(shí)，復(fù)雜的指令系統(tǒng)必然帶來(lái)結(jié)構(gòu)的復(fù)雜性，這不但增加了設(shè)計(jì)的時(shí)間與成本還容易造成設(shè)計(jì)失誤。1979 年以帕特遜教授為首的一批科學(xué)家也開(kāi)始在美國(guó)加冊(cè)大學(xué)伯克萊分校開(kāi)展這一研究。 我們的個(gè)人電 腦上用的 CPU 都是復(fù)雜指令集（ CISC，“ Complex Instruction Set Computer”的縮寫(xiě)） CPU，采用復(fù)雜指令系統(tǒng)的計(jì)算機(jī)有著較強(qiáng)的處理高級(jí)語(yǔ)言的能力，這對(duì)提高計(jì)算機(jī)的性能是有益的。電子信息工程 053 李壽春 1 1 引言 CPU 簡(jiǎn)介 CPU 從最初發(fā)展至今已經(jīng)有二十多年的歷史了，這期間，按照其處理信息的字長(zhǎng)， CPU 可以分為：四位微處理器、八位微處理器、十六位微處理器、三十二位微處理器以及六十四位微處理器等等。如今，我們常見(jiàn)的知道的 CPU 基本上都是 intel或 amd 的，但是除了 Intel 或 AMD 的 CPU，你可能還聽(tīng)說(shuō)過(guò)的其它一些 CPU，如 HP 的 PARISC,IBM 的 Power4 和 Sun 的 UltraSparc 等，只是它們并不是我們個(gè)人計(jì)算機(jī)上通常使用的 CPU，而是精簡(jiǎn)指令集運(yùn)算（ RISC）處理器。 當(dāng)計(jì)算機(jī)的設(shè)計(jì)沿著這條道路發(fā)展時(shí)，有些人沒(méi)有隨波逐流，他們回過(guò)頭去看一看過(guò)去走過(guò)的道路，開(kāi)始懷疑這種傳統(tǒng)的做法： IBM 公司設(shè)在紐約 Yorktown的 JhomasI?Wason 研究中心于 1975 年組織力量研究指令系統(tǒng)的合理性問(wèn)題，因?yàn)楫?dāng)時(shí)已感到，日趨龐雜的指令系統(tǒng)不但不易實(shí)現(xiàn)，而且還可能降低系統(tǒng)性能。結(jié)果表明， CISC 存在許多缺點(diǎn)。此外，盡管 VLSI（超大規(guī)模集成電路 Ve ry Large Scale Integrated circuites)技術(shù)現(xiàn)在已達(dá)到很高的水平，但也很難把 CISC 的全部硬件做在一個(gè)芯片上，這也妨礙單片計(jì)算機(jī)的發(fā)展。由于采用二級(jí)的微碼執(zhí)行方式，它也降低那些被頻繁調(diào)電子信息工程 053 李壽春 2 用的簡(jiǎn)單指令系統(tǒng)的運(yùn)行速度。這樣， RISC 產(chǎn) 生并發(fā)展了起來(lái)。相對(duì)于 CISC 型 CPU， RISC 型 CPU 不僅精簡(jiǎn)了指令系統(tǒng)，還采用了一種叫做“超標(biāo)量和超流水線結(jié)構(gòu)”，大大增加了并行處理能力（并行處理是指一臺(tái)服務(wù)器有多個(gè) CPU 同時(shí)處理，并行處理能夠大大提升服務(wù)器的數(shù)據(jù)處理能力，部門(mén)級(jí)、企業(yè)級(jí)的服務(wù)器應(yīng)支持 CPU 并行處理技術(shù)）。目前， RISC 的應(yīng)用范圍很廣泛，大到各種超級(jí)計(jì)算機(jī)、工作站、服務(wù)器，小到各類(lèi)嵌入式設(shè)備、家用游戲機(jī)、消費(fèi)電子產(chǎn)品、工業(yè)控制計(jì)算機(jī)，都可以看到 RISC 的身影。 圖 IBM 的 PowerPC 405 電子信息工程 053 李壽春 3 RISC 和 CISC 的區(qū)別 RISC 和 CISC 的區(qū)別如下，應(yīng)該根據(jù)不同的用途和要求選擇設(shè)計(jì)使用： （ 1） 指令系統(tǒng)： RISC 設(shè)計(jì)者把主要精力放在那些經(jīng)常使用的指令上，盡量使它們 具有簡(jiǎn)單高效的特色。因此，在 RISC 機(jī)器上實(shí)現(xiàn)特殊功能時(shí)，效率可能較低。而 CISC 計(jì)算機(jī)的指令系統(tǒng)比較豐富，有專(zhuān)用指令來(lái)完成特定的功能。 （ 2） 存儲(chǔ)器操作： RISC 對(duì)存儲(chǔ)器操作有限制，使控制簡(jiǎn)單化；而CISC 機(jī)器的存儲(chǔ)器操作指令多，操作直接。 （ 4） 中斷： RISC 機(jī)器在一條指令執(zhí)行的適當(dāng)?shù)胤娇梢皂憫?yīng)中斷；而 CISC 機(jī)器是在一條指令執(zhí)行結(jié)束后響應(yīng)中斷。 （ 6） 設(shè)計(jì)周期： RISC 微處理器結(jié)構(gòu)簡(jiǎn)單，布局緊湊，設(shè)計(jì)周期短，且易于采用最新技術(shù)； CISC 微處理器結(jié)構(gòu)復(fù)雜，設(shè)計(jì)周期長(zhǎng)。 （ 8） 應(yīng)用范圍：由于 RISC 指令系統(tǒng)的確定與特定的應(yīng)用領(lǐng)域有關(guān)，故 RISC 機(jī)器更適合于專(zhuān)用機(jī)；而 CISC 機(jī)器則更適合于通用機(jī)。設(shè)計(jì)將使用 VHDL 語(yǔ)言， EDA 工具使用 Altera 公司自行設(shè)計(jì)的第四代 PLD電子信息工程 053 李壽春 4 開(kāi)發(fā)軟件 QuartusⅡ，采用 FPGA 的方式實(shí)現(xiàn)。 計(jì)算機(jī)體系結(jié)構(gòu)可分為兩種類(lèi)型，馮大多數(shù) CPU采用馮 （ 1） 馮 1945 年，馮馮 .諾曼結(jié)構(gòu)的處理器使用同一個(gè)存儲(chǔ)器，經(jīng)由同一個(gè)總線傳輸。 圖 馮諾依曼的主要貢獻(xiàn)就是提出并實(shí)現(xiàn)了“存儲(chǔ)程序”的概念。但是，這種指令和數(shù)據(jù)共享同一總線的結(jié)構(gòu)，使得信息流的傳輸成為限制計(jì)算機(jī)性能的瓶頸，影響了數(shù)據(jù)處理速度的提高。從指令流的定時(shí)關(guān)系也可看出馮舉一個(gè)最簡(jiǎn)單的對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作的指令，指令 1 至指令 3 均為存、取數(shù)指令，對(duì)馮 .諾曼結(jié)構(gòu)處理器，由于取指令和存取數(shù)據(jù)要從同一個(gè)存儲(chǔ)空間存取，經(jīng)由同一總線傳輸，因而它們無(wú)法重疊執(zhí)行，只有一個(gè)完成后再進(jìn)行下一個(gè) 。中央處理器首先到程序指令存儲(chǔ)器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲(chǔ)器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。 圖 哈佛結(jié)構(gòu)圖示 哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。 實(shí)際上，哈佛結(jié)構(gòu)是以面積的增加為代價(jià)來(lái)?yè)Q取速度的提高。 risc 和 cisc 在早期的計(jì)算機(jī)業(yè)界，編譯器技術(shù)尚未出現(xiàn)， 程序是以機(jī)器語(yǔ)言或匯編語(yǔ)言電子信息工程 053 李壽春 7 完成的。當(dāng)時(shí)的看法是硬件比編譯器更容易設(shè)計(jì)，所以結(jié)構(gòu)的復(fù)雜性在硬件這端。在內(nèi)部存儲(chǔ)器容量受限的應(yīng)用中，具有極高訊息密度的程序更加實(shí)用。它使產(chǎn)業(yè)界傾向于高度編碼的指令、長(zhǎng)度不等的指令、多操作數(shù)的指令，以及把數(shù) 據(jù)的搬移與計(jì)算合并在一起的指令。 還有一個(gè)因素是當(dāng)時(shí)的內(nèi)部存儲(chǔ)器不僅容量少，而且速度很慢，使用的都是磁性技術(shù)。 微處理器只有少量緩存器的兩個(gè)原因是： 緩存器每一個(gè)位位都比外部?jī)?nèi)部存儲(chǔ)器貴。 一旦具有大數(shù)量的緩存器，相關(guān)的指令字 (opcode)將會(huì)需要更多的位位（使用寶貴的 RAM）來(lái)定位緩存器。這導(dǎo)致單個(gè)指令做全部的工作 : 讀入兩個(gè)加數(shù)，相加，并將計(jì)算結(jié)果直接寫(xiě)入內(nèi)部存儲(chǔ)器；另一個(gè)例子是從內(nèi)部存儲(chǔ)器讀取兩個(gè)數(shù)據(jù)，但計(jì)算結(jié)果儲(chǔ)存在緩存器內(nèi)；第三個(gè)例子是將從內(nèi)部存儲(chǔ)器和緩存器各讀取一個(gè)數(shù)據(jù)，其結(jié)果再次寫(xiě)入內(nèi)部存儲(chǔ)器；以此類(lèi)推。 當(dāng)時(shí)設(shè)計(jì)的一個(gè)通常目標(biāo)是為每個(gè)指令都提供所有的尋址模式，稱(chēng)為「正交性」。相對(duì)于使用更簡(jiǎn)單的指令， 這樣做能夠使設(shè)計(jì)速度更快。這是編譯器的使用逐漸增多而匯編語(yǔ)言的使用相對(duì)減少所導(dǎo)致的。盡管如此，廣泛應(yīng)用編譯器的趨勢(shì)已然很明顯，從而使得正交尋址模式變得更加無(wú)用。事實(shí)上，相比用更精簡(jiǎn)的一系列指令來(lái)完成同一個(gè)任務(wù)，用單一復(fù)雜指令甚至?xí)? 幾乎就在同時(shí)，微處理機(jī)開(kāi)始比內(nèi)部存儲(chǔ)器執(zhí)行得更快。很明顯，需要有更多緩存器 (以及后來(lái)的緩存 )來(lái)支持更高頻率的操作。 不過(guò) RISC 也有它的缺點(diǎn)。在當(dāng)時(shí)的工業(yè)和設(shè)計(jì)領(lǐng)域，對(duì) RISC 的性