綜合電子設(shè)計(jì)論文基于fpga的交通燈設(shè)計(jì)-展示頁
2024-10-19 10:25本頁面
【正文】 ，狀態(tài)控制模塊，信號(hào)燈顯示模塊，數(shù)碼掃描顯示模塊。 Time 信號(hào)輸出顯示的內(nèi)容。東西方向和南北方向計(jì)時(shí)均為 2位數(shù)，共需要 4 個(gè) LED 七段數(shù)碼管顯示。 系統(tǒng)構(gòu)架 ： 交通燈 的系統(tǒng)構(gòu)建 是 分為 時(shí) 基脈沖發(fā)生 模塊 （即秒脈沖發(fā)生器） 、紅綠燈倒計(jì)時(shí) 計(jì)數(shù)及控制 模塊 （ 即 下圖中的定時(shí)器、控制器） 、譯碼模塊 所設(shè)計(jì)的交通信號(hào)燈控制電路 ,主要適用于在兩條干道匯合點(diǎn)形成的十字交叉路口 ,路口設(shè)計(jì)兩組紅綠燈分別對(duì)兩個(gè)方向上的交通運(yùn)行狀態(tài)進(jìn)行管理。其中綠燈，黃燈，紅燈的持續(xù)時(shí)間分別為 25 秒， 5 秒， 20 秒。 設(shè)計(jì)的交通燈由 一 組紅黃 綠燈信號(hào)控制交通燈 。 關(guān)鍵字 ： 交通燈 分頻模塊 引言 ： 交通燈的 最重要作用是最優(yōu)化的形式引 導(dǎo) 車流 、人流，是 實(shí)現(xiàn) 在固定 交通資源 約束的 情況下， 滿足較多行人、車輛通過該交叉路段，實(shí)現(xiàn)城市交通的暢通。 基于 quatursII 軟件的 Verilog HDL 語言 設(shè)計(jì)交通燈代碼， 采用 Protel 99se 軟件繪制 原理圖、 PCB 布線 。 綜合電子設(shè)計(jì) 論文 —— 基于 FPGA的 交通燈 設(shè)計(jì) 小組 成員： 基于 FPGA的 交通燈設(shè)計(jì) 摘要： 隨著經(jīng)濟(jì) 社會(huì)的快速發(fā)展， 交通燈的 優(yōu)化設(shè)計(jì)成為 提高人們 生活 水平 和效率， 保障人民安全的 重要課題 。 本論文 基于交通 燈 的基本原理 ： 設(shè)計(jì)的交通燈由 一組紅黃綠 燈信號(hào)控制 交通燈 。 實(shí)現(xiàn)了 交通的實(shí)物搭建。交通燈 的 工作原理是：行人車輛在各自 的 行走道上綠燈行、紅燈停 ； 交通燈以倒計(jì)時(shí)的方式實(shí)現(xiàn) 各 車道行人、車輛的交互 通行。 ‘ 1’表示燈亮，‘ 0’表示燈熄。 從而實(shí)現(xiàn) 交通燈的高效運(yùn)行。 東西方向和南北方向各使用 3 個(gè) LED 顯示，紅黃綠各代表紅黃綠燈，綠燈亮同時(shí)是人行燈。 考慮到 硬件條件的限制，我們只模擬了其中一組交通燈。 定時(shí)器 秒脈沖發(fā) 控制器 信號(hào)燈 設(shè)計(jì)方案 : 方案一 ： 采用 Verilog HDL 語言直接編寫，實(shí)現(xiàn)交通燈指揮功能。將四個(gè)模塊再分別用 VHDL 語言編寫成，做成原理圖模塊，用原理圖輸入法做整個(gè)設(shè)計(jì)的頂層文件。 Clk1 r Key g t r1 g1
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1