綜合電子設(shè)計(jì)論文基于fpga的交通燈設(shè)計(jì)-文庫吧
2025-09-03 10:25 本頁面
【正文】 t r1 g1 t1 time1[4..0] time2[4..0] ｃ 東西向 交通燈 南北向 交通燈 數(shù)碼管顯示 輸入 交 通 燈 的 基 本 系 統(tǒng) 構(gòu) 架 圖 硬件 部分為 搭建 實(shí)物電路，即 在 Quartus 軟件中 Verilog HDL 語言編寫的交通燈設(shè)計(jì)與 EP4C6E 芯片進(jìn)行引腳一一搭配 。實(shí)驗(yàn)中 ， LED 燈指示相應(yīng)的燈是否亮，且能夠在相應(yīng)的持續(xù)時間內(nèi)保持， 當(dāng) 計(jì) 數(shù)器 倒計(jì)時為零時要切換到另一個 LED 燈。七段數(shù)碼管 的使用需要把 BCD 碼轉(zhuǎn)化為 七段碼 ，從而才能進(jìn)行 七段碼 倒計(jì)時。 實(shí)物演示 需要把一直程序燒錄 入 開發(fā)板中，并且引腳必須一一對應(yīng)正確 。 軟件設(shè)計(jì) 軟件部分 主要利用 protel（ Altium Designer 也可）軟件設(shè)計(jì)的原理圖和 PCB 圖，其中 PCB圖需布線和鋪銅。 在 相關(guān) 的交通燈原理圖如下： 脈沖發(fā)生 器電路原理圖： （應(yīng)用 555 芯片 進(jìn)行設(shè)計(jì)） 計(jì)數(shù)器 部分電路 、 控制器 電路 原理 圖 如下 （分別可以 采用兩個 74LS163 芯片 聯(lián)級作為計(jì)數(shù)倒計(jì)時、控制電路用 三個 74LS153 芯片 和觸發(fā)器控制） ： 譯碼器 部分 ： （主要是 把 控制器 的輸出信息轉(zhuǎn)化為 LED 燈的 亮 或滅信息） 在 利用 軟件 進(jìn)行 Verilog 編程 ，主要程序如下： module ww(CLK,sm_bit,sm_seg,light)。 input CLK。//定義時鐘引腳 output [3:0]sm_bit。//定義數(shù)碼管位選引腳 output [6:0]sm_seg。//定義數(shù)碼管段選引腳 output[2:0]light。//定義兩個方向交通燈 reg [3:0]sm_bit_r。 reg [6:0]sm_seg_r。 reg[24:0]count。//定義計(jì)數(shù)器寄存器 reg sec。//定義秒信號寄存器 reg tim1=0,st1=0。//定義 tim1 位倒計(jì)時是否到達(dá)的位標(biāo)識 reg[1:0]state1,state2,ste。//定義一些狀態(tài) reg[2:0]light1。 reg[3:0]num。 reg[7:0]num1,num2。//num1
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1