【正文】 為黃燈再亮 5s，然后實現(xiàn)十字路口的縱橫路放行與禁行的切換控制。這種方法也稱之為自頂向下的系 統(tǒng)設(shè)計方法。下一步是對這些不同功能的模塊進(jìn)行設(shè)計 ,產(chǎn)生這些模塊的原理圖文件或 Verilog 源文件。另外 ,在調(diào)試時可采用逆向調(diào)試方式 ,即 從模塊調(diào)試向總體調(diào)試方向開展調(diào)試工作 ,使設(shè)計中出現(xiàn)的問題在模塊級就能發(fā)現(xiàn) ,及時處理 ,這樣就會使一個復(fù)雜的設(shè)計變得容易調(diào)試 ,縮短了設(shè)計時間。本課題采用自頂向下設(shè)計思想進(jìn)行設(shè)計，自頂而下 (top to down)的層次化設(shè)計方法在現(xiàn)代 EDA 設(shè)計中有著明顯的優(yōu)勢，越來越受到設(shè)計者的歡迎。該系 統(tǒng)能精確地實現(xiàn)紅黃綠燈的規(guī)律變化，正確控制路口車輛的通行。推動該潮流 迅猛向前的引擎就是電子設(shè)計自動化 EDA(Electronic Design Automation)技術(shù)的發(fā)展 EDA 技術(shù)就是以計算機(jī)為工具 ,在 EDA 軟件平臺上 ,對用硬件描述語言 HDL 完成的設(shè)計文件自動地邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化邏輯布局布線、邏輯仿真 ,直至對于特定目標(biāo)芯片進(jìn)行適配編譯、邏輯映射和編程下載等。我們使用現(xiàn)場可編程門陣列 /復(fù)雜可編程邏輯器件 FPGA/CPLD(Field Programmable Gate Array/Complex Programmable Logic Device)，用 Verilog HDL 語言 進(jìn)行以交通燈控制器的設(shè)計，用對應(yīng)的工具軟件 (本文用 MAX+plus II)對 FPGA/CPLD 芯片 “ 下載 ” 形成專用集成電路，由于不存在人工接線的問題，所以故障率低、可靠性好。s reliability, high accuracy, to determine the time Yellowgreen to red lights correct change, and the countdown show to display the correct time. The traffic light control system using Verilog HDL language, in order to simplify the design, the idea of modular programming, and with MAX + plus Ⅱ simulation software to build simulation procedures will be downloaded to the FPGA device to test verification. FPGAbased hardware system running correctly, can achieve the traffic lights control requirements. The system is small in size, low power consumption, cheap, safe, reliable, easy to maintain and upgrade the merits of the application has good prospects. At the traffic light control system, using the pany introduced the MAX7000 ALTERA series of products EPM7032LC446 as the system of programmable logic devices. At the same time also spent four LED digital control, six lightemitting diode, a fixed switch, a switch point, and so on. Traffic signal system, to ensure that the established time, inverted count figures to make timely changes in Yellow green accurate response. Key words: The traffic light control system FPGA Verilog HDL MAX + plusⅡ 目 錄 一 概述 ????????????????????????? 1 課題的來源、意義??????????????????? 1 課題的研究目標(biāo)、內(nèi)容及方法手段?????????????? 1 課題的研究目標(biāo)、內(nèi)容?????????????????? 1 課題的研究方法及手段?????????????????? 1 二 交通燈控制系統(tǒng)的原理介紹 ???????????? 2 交通燈控制系統(tǒng) 基本原理 與系統(tǒng)框圖??????????? ?? 2 系統(tǒng)基本原理 ????????????????? ? 2 交通燈控制系統(tǒng)框圖?????????????????? 2 交通燈控制系統(tǒng)的軟硬件介紹 ??????????????? 3 FPGA 的簡介 ?????????????????????? 3 Verilog HDL 介紹 ??????????????????? 4 MAX+plusII 介紹 ??????????????????? 4 器件的選擇????? ????????????????? 4 三 交通燈控制系統(tǒng)的程序設(shè)計????????????????? 6 主控模塊??????????????????????? 6 55 秒倒計時模塊??????????????????? 7 5 秒倒計時模塊??????????????????? ?? 8 倒計時時間選擇驅(qū)動模塊???????????????? 9 倒計時時間選擇模塊?????????????? 10 1KHZ 時鐘信號模塊??????????????????? 11 1HZ 技術(shù)時鐘信號模塊 ????????? ???????? 12 倒計時時間數(shù)據(jù)多路選擇模塊 ?????????????? 12 動態(tài)選擇驅(qū)動模塊????????????????? 14 顯示數(shù)據(jù)多路選擇模塊????????????????? 14 顯示數(shù)據(jù)譯碼模塊??????????????????? 15 頂層電路?????????????? ????????? 15 四 結(jié)論 ????????????????????????? 17 謝辭 ?????????????????????????? 18 參考文獻(xiàn) ??????????? ????????????? 19 附錄 ?????????????????????????? 20 1 一 概述 課題的來源、意義 交通燈控制系統(tǒng)是數(shù)字電路的經(jīng)典問題，傳統(tǒng)的設(shè)計方法基于中、小規(guī)模集成電路進(jìn)行，電路元件多、接線復(fù)雜、故障率高、可靠性低。交通燈系統(tǒng)中，能夠保證在確定的時間，倒計數(shù)數(shù)字顯示能夠及時變化，紅黃綠燈能準(zhǔn)確的反應(yīng)。 在該交通燈控制系統(tǒng)中，采用了 ALTERA 公司推出的 MAX7000 系列的產(chǎn)品EPM7032LC446 作為這個系統(tǒng)的可編程邏輯器件?；?FPGA 的硬件系統(tǒng)運(yùn)行正確，能夠?qū)崿F(xiàn)交通燈的控制要求。該系統(tǒng)的可靠性、準(zhǔn)確性較高，能夠在確定的時間內(nèi)使紅黃綠路燈正確的變化，且倒計時顯示能正確的顯示時間?；?FPGA 的交通燈控制系統(tǒng)的設(shè)計 摘 要 傳統(tǒng)的交通燈控制系統(tǒng)主要由單片機(jī)或 PLC 構(gòu)成，這種基于小規(guī)模 集成電路 的交通燈控制系統(tǒng) ，電路元件多、接線復(fù)雜、故障率高、可靠性低。 本設(shè)計采用 FPGA 器件來設(shè)計一個實用的交通燈控制系統(tǒng)。 該交通燈控制系統(tǒng)采用 Verilog HDL 語言編程，為了簡化設(shè)計，采用模塊化編程的思想，并用 MAX + plusⅡ仿真軟件進(jìn)行編譯仿真，將程序下載到 FPGA 器件進(jìn)行測試驗證。該系統(tǒng)具有體積小、功耗低、價格便宜、安全可靠 ,維護(hù)和升級方便的優(yōu)點 ,具有較好的應(yīng)用前景。同時還用了 4個 LED 數(shù)碼管， 6個發(fā)光二極管，一個固定開關(guān)，一個點動開關(guān)等。 關(guān)鍵詞 : 交通燈控制系統(tǒng) FPGA Verilog HDL MAX + plusⅡ The traffic light control system design based on FPGA ABSTRACT The traditional traffic light control system mainly by the PLC or a microcontroller, such smallscale integrated circuits based on the traffic light control system, circuit ponents, wiring plex, high failure rate, low reliability. This design uses FPGA devices to design a practical traffic light control system. The system39。電子設(shè)計自動化 EDA(Electronic Design Automation)技術(shù)的發(fā)展，在線可編程邏輯器件 (In system ProgramProgrammable Logic Device 簡稱 ISPPLD)的出現(xiàn)，使實驗室中制作專用集成電路成 為可能。 隨著電子技術(shù)的不斷更新 ,數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。 課題的研究目標(biāo)、內(nèi)容及方法手段 課題的研究目標(biāo)、內(nèi)容 該交通燈控制系統(tǒng)采用 MAX + plusⅡ軟件及 Verilog HDL 語言進(jìn)行編程 ,用 FPGA 器件實現(xiàn)硬件系統(tǒng)。 課題的研究方法及手段 該系統(tǒng)采用 Verilog HDL 語言進(jìn)行程序設(shè)計，并用 MAX + plusⅡ仿真軟件進(jìn)行程序的編譯和仿真，然后用下載線將程序下載到 FPGA 器件中。對于一個復(fù)雜的設(shè)計系統(tǒng) ,運(yùn)用層次化設(shè)計方法，使設(shè)計課題進(jìn)一步細(xì)化，分塊設(shè)計，條理清晰。層次化設(shè)計方法 :開始設(shè)計時 ,先設(shè)計出一個頂層總框圖 (一般稱之為頂層圖 ),該框圖是由若干個具有特定功能的源模塊組成。對于有些功能復(fù)雜的模塊 ,全部使用元件庫中的元器件設(shè)計仍顯復(fù)雜 ,因此還可以將該模塊繼續(xù)化分為若干個功能子模塊 ,這樣就形成模塊套模塊的層次化設(shè)計方法。 2 二 交通燈控制系統(tǒng)的原理介紹 交通燈控制系統(tǒng)基本原理與系統(tǒng)框圖 系統(tǒng)基本原理 交通燈系統(tǒng)中，能夠保證在確定的時刻，倒計數(shù)數(shù)字顯示能夠及時變化，紅黃綠燈能準(zhǔn)確變化。 交通燈控制系統(tǒng)框圖 根據(jù) 對交通燈系統(tǒng)的功能描述，設(shè)計如圖 21所示的交通燈系統(tǒng)電路框圖。固定開關(guān) SW1 實現(xiàn)交通警察人為監(jiān)督交通秩序和無人自動控制交通秩序之間的切換，默認(rèn)為高電平，即默認(rèn)為開關(guān)置于高電平端，為自動控制模式，開關(guān)置于低電平端時為人為監(jiān)督控制模式。 交通燈控制系統(tǒng)的軟硬件介紹 FPGA 的簡介 FPGA 現(xiàn)場可編程門陣列器件通常由布線資源圍繞的可編程單元構(gòu)成陣列，又由可編程I/O 單元圍繞陣列構(gòu)成整個芯片。一個 FPGA 可能包含有靜態(tài)存儲單元，它們允許內(nèi)連的模式在器件被制造以后再被加載或修改。目前， FPGA 的邏輯功能塊在規(guī)模和實現(xiàn)邏輯功能的能力上存在很大差別。據(jù)此可把 FPGA 分為兩大類，即細(xì)粒度和粗粒度。由于近年來工藝不斷改進(jìn)，芯片集成度不斷提高，加上引入硬件描述語言（ HDL）的設(shè)計方法，不少廠家開發(fā)出了具有更高級程度的細(xì)粒度結(jié)構(gòu)的 FPGA。從構(gòu)成它的可編程邏輯塊和可編程互連資源來看，主要有兩種邏輯塊的構(gòu)造。 第一種是具有可編程內(nèi)連線的通道型門陣列。布線延時是累加的、可變的，并且與通道有關(guān)。 目前流行的現(xiàn)場可編程門陣列 /復(fù)雜可編程邏輯器件 FPGA/CPLD(Field Programmable GaArray/Complex Programmable Logic Device)在 EDA 基礎(chǔ)上得到了廣泛應(yīng)用 ,由于可以通過軟件編程對該器件硬件的結(jié)構(gòu) 和工作方式進(jìn)行重構(gòu) ,使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。在設(shè)計過程中 ,設(shè)計者可根據(jù)需要 ,隨時改變器件