131寄存器-展示頁
2024-10-12 12:31本頁面
【正文】 。 ① 電路組成 寄存器 ② 工作原理 假設(shè)存入數(shù)據(jù) D3D2 D1D0= 1101。 寄存器 ⑤ 波形圖 寄存器 （ 2） 左移寄存器 串接順序由低位到高位 。 又可從最低位的輸出端處輸出 ， 只需要連續(xù)送入 4 個CP 脈沖 ， 存放 4 位數(shù)碼將從低位到高位 ， 依次從 Q0 串行輸出端處輸出 ， 這就是串行輸出方式 。 第三個 CP 上升沿 到來后 ： D2 = 1 移到 FF3 中 ， Q3 = 0 移到 FF2 中 ， Q2 = 1 移入 FF1， 而 FF0 狀態(tài)仍為 0 態(tài) 。 接收數(shù)碼時 ， 應(yīng)使 = 1。 0100； 接收數(shù)碼前 ，寄存器應(yīng)清零 。 第二 個 CP 上升沿 到來后 ： D1 = 0 移到 FF3 中 ， 而 Q3 = 1 移到 FF2 中 ， 此時 。 ① 電路組成 寄存器 ② 工作原理 假設(shè)初始狀態(tài) D0D1D2D3 = 0000， 要輸入數(shù)據(jù)為 1101； 第一個 CP 上升沿 到來后 ： D0 = 1 存入 FF3 ， Q3 = 1， 其他三個觸發(fā)器保持 0 態(tài)不變 。 高位 觸發(fā)器的輸出端 Q 與低一位觸發(fā)器的輸入端 D 相連 。完成了接收并暫存數(shù)碼的功能 。 因此 ， 這種寄存器稱為并行輸入 、 并行輸出數(shù)碼寄存器 。 當(dāng)時鐘信號 CP 的上升沿到來時 ， 根據(jù) D 觸發(fā)器的邏輯功能 Qn+1= D， 二進(jìn)制數(shù)碼得以輸入寄存器 。 CR （ 2） 寄存數(shù)碼時 ， 應(yīng)使 = 1。 數(shù)碼寄存器 （ 寄存器 ） ：只具有接收 、 暫存數(shù)碼和清除原有數(shù)碼的功能 。 清零端 ：各觸發(fā)器的復(fù)位端連接在一起 ， 作為寄存器的總清零端 ， 低電平有效 。 寄存器 二進(jìn)制計(jì)數(shù)器 本章小結(jié) 第十三章 時序邏輯電路 十進(jìn)制計(jì)數(shù)器 時序邏輯電路的應(yīng)用 數(shù)碼寄存器 1． 電路結(jié)構(gòu) 寄存器 寄存器 輸入端 ： D0 ~ D3 是寄存器的數(shù)碼輸入端 。 輸出端 ： Q0 ~ Q3 是寄存器的數(shù)據(jù)輸出端 。 控制端 ： 4個觸發(fā)器的時鐘脈沖輸入端連接在一起 ， 作為接收數(shù)碼的控制端 。 （ 1） 寄存數(shù)碼前 ， 寄存器應(yīng)清零：令 = 0， Q0 ~ Q3 均為 0 態(tài) 。 將待寄存的四位二進(jìn)制數(shù)碼 D0 ~ D3 分別輸入 D 觸發(fā)器各自的輸入端 。 CR 在接收數(shù)碼時 ， 各位數(shù)碼是同時輸入；輸出數(shù)碼時 ， 也是同時輸出 。 3． 特點(diǎn) 2． 工作過程 （ 3） 只要使 = 1， CP = 0， 寄存器就處在保持狀態(tài) 。 CR 寄存器 移位寄存器 （ 1） 右移寄存器 1． 單向移位寄存器 FF3 是最高位觸發(fā)器 ， FF0 是最低位觸發(fā)器 ， 從左到右依次排列 。整個電路只有最高位觸發(fā)器 FF3 的輸入端 D 接收輸入的數(shù)碼 。 1000。 Q1 、 Q0 仍為 0 態(tài) 。 令 = 0， 則各位觸發(fā)器均為 0 態(tài) 。 CRCR 寄存器 第四個 CP 上升沿 到來后 ： D3 = 1 移到 FF3 中 ， 其余各位觸發(fā)器依次右移 ， 結(jié)果 Q0Q1Q2Q3 = 1001。 1010； 寄存器 ③ 狀態(tài)表 CP 輸入 Q3 Q2 Q1 Q0 0 1 2 3 4 0 1 0 1 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 ④ 特點(diǎn) 右移寄存器具有串行輸入 、 串并行輸出的功能 。 從 4 個觸發(fā)器的輸出端可同時輸出 4 位數(shù)碼 ， 即并行輸出 。 寄存的數(shù)碼從低位的 D 端輸入 ，從最高位的輸出端串行輸出 。 接收數(shù)碼前 ，寄存器應(yīng)清零 。 接收數(shù)碼時 ， 應(yīng)使 = 1。 第二 CP 上升沿 到來后 ： Q3Q2Q1Q0 = 0001； 第三 CP 上升沿 到來后 ： Q3Q2Q1Q0 = 0110。 （ 1） 集成 4 位雙向移位寄存器 CT74LS1
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1