杭電計組實驗4-寄存器堆設(shè)計實驗-展示頁
2025-07-09 04:53本頁面
【正文】 A[7:0]。 if(!Write_Reg)//讀操作Write_Reg=0 begin if(!C2) begin A=Addr。 LED=0。always(Addr or Write_Reg or C1 or C2 or R_Data_A or R_Data_B)begin A=0。reg[4:0] A,B。wire [31:0]R_Data_A,R_Data_B。//C1選擇32位數(shù)據(jù)輸出哪八位字節(jié)input Write_Reg,C2,Clk,Reset。input [4:0]Addr。W_Addr!=0) REG_Files[W_Addr]=W_Data。 else if(Write_Regamp。i=31。assign R_Data_B=REG_Files[R_Addr_B]。i=i+1) REG_Files[i]=0。initial//仿真過程中的初始化begin for(i=0。reg [31:0]REG_Files[0:31]。output [31:0]R_Data_A。input Clk。input Write_Reg。input [4:0]R_Addr_B。實驗報告 2018 年 5 月 12 日 成績： 姓名陽光男學(xué)號16041321班級16052317專業(yè)計算機科學(xué)與技術(shù)課程名稱《計算機組成原理與系統(tǒng)結(jié)構(gòu)試驗》任課老師張翔老師指導(dǎo)老師張翔老師機位號默認(rèn)實驗序號4實驗名稱《實驗四 寄存器堆設(shè)計》實驗時間2018/5/12實驗地點1教211實驗設(shè)備號個人電腦、Nexys3開發(fā)板 一、實驗程序源代碼：module Register_file(R_Addr_A,R_Addr_B,W_Addr,Write_Reg,W_Data,Clk,Reset,R_Data_A,R_Data_B)。input [4:0]R_Addr_A。input [
公司管理相關(guān)推薦
鄂ICP備17016276號-1