vhdl寄存器組設計說明-展示頁
2025-04-16 06:47本頁面
【正文】 )。 clk: in std_logic。 reset: in std_logic。entity regfile isPort ( DR: in std_logic_vector(1 downto 0)。. . . .. .本寄存器組設計需要以下四個代碼模塊實現(xiàn)以下為VHDL寄存器組代碼library IEEE。use 。 SR: in std_logic_vector(1 downto 0)。 DRWr: in std_logic。 d_input: in std_logic_vector(15 downto 0)。end regfile。 D: in std_logic_vector(15 downto 0)。 write: in std_logic。 Q: out std_logic_vector(15 downto 0) )。 2 to 4 Decoderponent decoder_2_to_4 port( sel: in std_logic_vector(1 downto 0)。 sel01: out std_logic。 sel03: out std_logic )。 4 to 1 line multiplexerponent mux_4_to_1port ( input0, input1, input2, input3: in std_logic_vector(15 downto 0)。 out_put: out std_logic_vector(15 downto 0) )。signal reg00, reg01, reg02, reg03 :std_logic_vector(15 downto 0)。begi
公司管理相關推薦
鄂ICP備17016276號-1