課程設(shè)計(jì)--可調(diào)幅度簡(jiǎn)易波形刺激發(fā)生器設(shè)計(jì)-展示頁(yè)
2025-06-16 16:21本頁(yè)面
【正文】 呈 2倍關(guān)系，故可在原波形數(shù)據(jù)基礎(chǔ)上通過(guò)除 2和除 4 操作來(lái)實(shí)現(xiàn)檔位調(diào)節(jié)。B 為其他組合時(shí)，輸出為高阻抗 ZZZZZZZZZZ。B 為 “ 10” 時(shí)，選擇 I2 為輸出波形；當(dāng) Aamp。當(dāng) Aamp。 這樣通過(guò)狀態(tài)的不斷轉(zhuǎn)換，就會(huì)輸出一系列值，通過(guò) DA轉(zhuǎn)換就能產(chǎn)生一個(gè)三 角波， 元件模塊圖及時(shí)序 仿真波形 圖 如圖 ： 圖 7 圖 波形選擇 單元 波形選擇采用撥碼開(kāi)關(guān)控制，三路輸入（除去開(kāi)關(guān)輸入），一路輸出，通過(guò)對(duì)兩個(gè)撥碼開(kāi)關(guān)的組合狀態(tài)識(shí)別判斷來(lái)控制輸出為哪一路輸入。本設(shè)計(jì)狀態(tài)機(jī)有兩個(gè)狀態(tài) ： ① 狀 態(tài) S0： 主要用于三角波前半部分（ 上升部分） 的 幅值輸出及判斷，幅值采用累加輸出，判斷幅值是否達(dá)到峰值，是則跳轉(zhuǎn)狀態(tài)二，否則仍處于本狀態(tài)。 在 Quartus II 軟件編寫(xiě) VHDL 代碼，通過(guò)編譯和時(shí)序仿真，可得到如下 圖（圖 ）所示 的 元件模塊圖和時(shí)序 仿真波形。設(shè)定 64 個(gè)抽樣點(diǎn) ，每個(gè)抽樣點(diǎn)的幅值為： 其中 n=0,1,2，?， 63。然后將波形向上移動(dòng) 512，如 圖 。如果僅以原始波形為基礎(chǔ)進(jìn)行采樣，必然會(huì)出現(xiàn)小數(shù)和負(fù)數(shù)，這將使得二進(jìn)制的轉(zhuǎn)化和編程變的很困難。 正弦波的 發(fā)生模塊 5 對(duì)于正弦波（如圖 ）， 由于 是周期信號(hào) ， 可以通過(guò)對(duì) 一個(gè)完整周期內(nèi)以一定點(diǎn)數(shù)的采樣來(lái)離散化。 圖 本設(shè)計(jì) 采用模塊化編程，在工程中編寫(xiě)各個(gè)模塊的程序，然后生成 symbol 文件，最后在頂層文件中連線(xiàn) 編譯下載 即可。 （ 5） 輸出模塊。 （ 4） DA轉(zhuǎn)換。 （ 3） 幅度控制模塊。 （ 2） 波形選擇模塊。 3 設(shè)計(jì)方案 實(shí)驗(yàn)要求及總體框圖 根據(jù)實(shí)驗(yàn) 設(shè)計(jì)要求，可將設(shè)計(jì)分為以下幾個(gè)模塊（如圖 ）： （ 1） 波形產(chǎn)生模塊。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 的編程無(wú)須專(zhuān)用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA進(jìn)入工作狀態(tài)。 FPGA 是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。 5) FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。 FPGA 的基本特點(diǎn)主要有： 1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶(hù)不需要投片生產(chǎn)，就能得到合用的芯片。與傳統(tǒng)邏輯電路和門(mén)陣列（如 PAL， GAL 及 CPLD 器件）相比， FPGA具有 不同的結(jié)構(gòu)， FPGA 利用小型查找表（ 16X1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè) D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng) I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線(xiàn)互相連接到 I/O 模塊。 2 FPGA 原理 及特點(diǎn) FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線(xiàn)（ Interconnect）三個(gè)部分。輸出頻率不做要求。 （ 3）信號(hào)發(fā)生器輸出信號(hào)幅度要求：幅度為 、 、 5V。它能產(chǎn)生正弦波 ,三角波和方波?？梢曰?FPGA 、 VHDL、單片機(jī)、 DOS 技能、數(shù)字電路等多種方法實(shí)現(xiàn)。 在本設(shè)計(jì)中它能夠產(chǎn)生多種波形，如正弦波 ,三角波和方波等， 并能實(shí)現(xiàn)對(duì)各種波形幅度的改變。信號(hào)發(fā)生器是電子測(cè)量領(lǐng)域中最基本、應(yīng)用最廣泛的一類(lèi)電子儀器。1 前言 可調(diào)幅度簡(jiǎn)易波形刺激發(fā)生器 是信號(hào)發(fā)生器的一種，在生產(chǎn)實(shí)踐和科研領(lǐng)域中有著廣泛的應(yīng)用。在研制、生產(chǎn)、測(cè)試和維修各種電子元件、部件以及整機(jī)設(shè)備時(shí)，都需要有信號(hào)源，由它產(chǎn)生不同幅度不同波形的電壓、電流信號(hào)并加到被測(cè)器件或設(shè)備上，用其他儀器觀察、測(cè)量被測(cè)儀器的輸出響應(yīng)，以分析確定它們的性能參數(shù)。它可以產(chǎn)生多種波形信號(hào) ,如正弦波 ,三角波和方波等 ,因而廣泛用于通信、雷達(dá)、導(dǎo)航、宇航等領(lǐng)域。正因?yàn)槠湓谏钪袘?yīng)用的重要性，人們它做了大量的研究，總結(jié)出了許多實(shí)現(xiàn)方式。 本設(shè)計(jì)是采用 VHDL 來(lái)實(shí)現(xiàn)的 可調(diào)幅度簡(jiǎn)易波形刺激發(fā)生器設(shè)計(jì) 。且對(duì)各種波形的要求如下： （ 1）設(shè)計(jì)一個(gè)簡(jiǎn)易多功能信號(hào)發(fā)生器，產(chǎn)生穩(wěn)定的波形： 正弦波，三角波，方波； （ 2）信號(hào)發(fā)生器波形信號(hào)的選擇由撥碼開(kāi)關(guān)控制選擇。 幅度控制由撥碼 開(kāi)關(guān)實(shí)現(xiàn)。 （ 4）波形通過(guò) DA 轉(zhuǎn)換后在示波器上顯示。 現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA）是可編程器件。 FPGA 的邏輯是通過(guò)向內(nèi)部靜態(tài)存貯單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O 間的連接方式，并最終決定了 FPGA 所能實(shí)現(xiàn)的功能FPGA 允許無(wú)限次的編程。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 可以說(shuō)， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。用戶(hù) 可以根據(jù)不同的配置
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1