【正文】 器 1工作在方式 2，計數(shù)初值為 18H，二進制計數(shù)。當 CPU讀取了計數(shù)值后，或?qū)τ嫈?shù)器重新進行初始化編程后， 8253會自動解除鎖存狀態(tài)， OL中的值又隨減 1計數(shù)器 CE值變化。此時由于 CE不再計數(shù)，故可穩(wěn)定地讀出 OL(即 CE)的內(nèi)容。 有兩種讀取當前計數(shù)值的方法： ① 先使計數(shù)器停止計數(shù) (在 GATE端加低電平或關(guān)閉 CLK脈沖 )：根據(jù)送入的控制字中的 D5D4位的狀態(tài)，用一條或兩條輸入指令讀 CE的內(nèi)容。 當給 8253中的多個計數(shù)器進行初始化編程時，其順序可以任意，但對每個計數(shù)器進行初始化時必須遵循上述原則。 ② 寫入的計數(shù)初值必須符合控制字 (D5D4兩位 )決定的格式 。8253在開始工作之前 ， CPU要對其進行初始化編程 (寫入控制字和計數(shù)初值 )， 具體應注意以下兩點： ① 對每個計數(shù)器 ， 必須先寫控制字 ， 后寫計數(shù)初值 。 D0=0，選擇二進制計數(shù)； D0=1，選擇十進制計數(shù)。 8253共有六種工作方式 ，后面將一一介紹 。 當 D5D4=01， 只讀/寫低 8位 ， 高 8位自動置 0(寫計數(shù)初值時 )； D5D4=10時 ， 只讀 /寫高 8位 ， 低 8位自動置 0(寫計數(shù)初值時 )； D5D4=11時 ， 先讀 /寫低 8位 ， 再讀 /寫高 8位 。在讀取計數(shù)器當前的計數(shù)值時，計數(shù)器并未停止計數(shù)，有可能在先后讀高低字節(jié)時，計數(shù)器的值發(fā)生變化，因此有必要先鎖存當前的計數(shù)值，然后再分字節(jié)讀出，先讀出低 8位數(shù)據(jù)，后讀出高 8位數(shù)據(jù)。 D5D4位用來設(shè)定計數(shù)器的數(shù)據(jù)讀 /寫方式。 第 8章 可編程接口芯片及應用 0 — 二進制計數(shù)1— 十進制計數(shù)00 — 將減 1 計數(shù)器 CE 中的數(shù)據(jù) 鎖存到 OL 中 ( 鎖存功能 )000 — 方式 0D7D6計數(shù)器選擇 讀寫格式 工作方式 數(shù)制00 — 選擇計數(shù)器 001 — 選擇計數(shù)器 110 — 選擇計數(shù)器 21 1 — 非法01 — 對計數(shù)器的低 8 位讀或?qū)?0 — 對計數(shù)器的高 8 位讀或?qū)? 1 — 計數(shù)器 16 位操作 ( 先低 8 位，后高 8 位讀或?qū)?)001 — 方式 1 10 — 方式 2 1 1 — 方式 3100 — 方式 4101 — 方式 5D5D4D3D1D2D0圖 8253控制字格式 第 8章 可編程接口芯片及應用 D7D6位是控制字的計數(shù)器編號 。 本節(jié)首先介紹 8253的控制字格式 ， 然后對 8253的讀寫操作進行介紹 ，并給出 8253編程實例 。輸出信號的波形形式由工作方式?jīng)Q定。啟動工作后， CR中的初值就送入減 1計數(shù)器 CE對 CLK輸入的計數(shù) /定時脈沖信號進行減1計數(shù)。 第 8章 可編程接口芯片及應用 表 8253端口地址及內(nèi)部操作 第 8章 可編程接口芯片及應用 8253計數(shù)器在工作之前。當 A1A0=01和 10時，分別為計數(shù)器 1和計數(shù)器 2的 CR和 OL的共用地址。 第 8章 可編程接口芯片及應用 8253共占用 4個 I/O地址。 當片選信號有效 ， 即 CS=0時 ， 讀寫邏輯才能工作 。 第 8章 可編程接口芯片及應用 4) 讀 /寫邏輯 讀 /寫邏輯的任務是接收來自 CPU的控制信號 ， 完成對 8253內(nèi)部操作的控制 。它用于 8253和系統(tǒng)數(shù)據(jù)總線的連接。 控制寄存器只能寫入 ， 不能讀出 。 控制字將決定計數(shù)器的工作方式 、 計數(shù)形式及輸出方式 ， 亦決定如何裝入計數(shù)初值 。 第 8章 可編程接口芯片及應用 計數(shù)器 0控制寄存器計數(shù)初值寄存器 ( C R )減 1 計數(shù)器 ( C E )輸出鎖存寄存器 ( O L ) C R HC E HO L HC R LC E LO L L圖8.3 計數(shù)器內(nèi)部結(jié)構(gòu)框圖 第 8章 可編程接口芯片及應用 2) 控制寄存器 控制寄存器用來保存來自 CPU的控制字 。 16位的計數(shù)初值寄存器 CR和 16位的輸出鎖存寄存器 OL共同占用一個I/O端口地址， CPU用輸出指令向 CR預置計數(shù)初值，用輸入指令讀回 OL中的數(shù)值，這兩個寄存器都沒有計數(shù)功能，只起鎖存作用。 A1C L K0OUT0數(shù)據(jù)總線緩沖器讀 / 寫邏輯控制字寄存器計數(shù)器2 號計數(shù)器1 號計數(shù)器0 號8 888內(nèi)部總線C L K1G A T E1OUT1G A T E0D7～ D0CSA0RDWR8C L K2G A T E2OUT2圖 8253內(nèi)部結(jié)構(gòu)框圖 第 8章 可編程接口芯片及應用 1) ?3個獨立的 16位計數(shù)器 每個計數(shù)器具有相同的內(nèi)部結(jié)構(gòu)，其邏輯框圖如圖 。 第 8章 可編程接口芯片及應用 2． 8253的內(nèi)部結(jié)構(gòu) 8253內(nèi)部結(jié)構(gòu)框圖如圖 。 (8) 輸出信號 OUT0~OUT2：計數(shù)器 0、計數(shù)器 1和計數(shù)器 2的輸出端。若 CLK是由精確的時鐘脈沖提供，則 8253作為定時器使用；若 CLK是由外部事件輸入的脈沖，則 8253作為計數(shù)器使用。該脈沖可以是均勻的、連續(xù)的并具有精確周期的，也可以是不均勻的、斷續(xù)的、周期不確定的脈沖。 (6) 時鐘脈沖信號 CLK0~CLK2：計數(shù)器 0、計數(shù)器 1和計數(shù)器 2的時鐘輸入端。 第 8章 可編程接口芯片及應用 (5) 寫信號 WR：輸入信號 ， 低電平有效 。 (4) 讀信號 RD：輸入信號，低電平有效。 由 CPU輸出的地址經(jīng)地址譯碼器產(chǎn)生 。 圖 8253引腳及功能結(jié)構(gòu) 82531 242 233 224 215 206 197 188 179 1610 1511 1412 13D7C L K0OUT0G A T E0GND OUT1VCCA1C L K2OUT2G A T E2C L K1G A T E1D6D5D4D3D2D1D0WRRDCSA0 0 8253D7～ D0A0C L K0G A T E0OUT0C L K1G A T E1OUT1C L K2G A T E2OUT2WRRDA1CS 1 2 第 8章 可編程接口芯片及應用 (1) 數(shù)據(jù)引腳 D7?D0：數(shù)據(jù)線 ， 雙向三態(tài) ， 與系統(tǒng)數(shù)據(jù)總線連接 。芯片內(nèi)有三個相互獨立的 16位定時 /計數(shù)器。由于 CPU執(zhí)行每條指令都需要一個確定的時間，因此，只要選擇適當?shù)闹噶詈桶才胚m當?shù)难h(huán)次數(shù)就很容易實現(xiàn)軟件定時，但軟件定時占用 CPU資源，降低了 CPU的利用率；不可編程的硬件定時盡管定時電路并不很復雜，但這種定時電路在硬件連接好以后，定時值和定時范圍不能由程序來控制和改變，使用不靈活；可編程定時器 /計數(shù)器是為方便計算機系統(tǒng)的設(shè)計和應用而研制的，定時值及其范圍可以很容易地由軟件來控制和改變，能夠滿足各種不同的定時和計數(shù)要求，因此得到了廣泛的應用。第 8章 可編程接口芯片及應用 第 8章 可編程接口芯片及應用 可編程定時器 /計數(shù)器芯片 8253/8254 可編程并行接口芯片 8255A 串行通信及可編程串行接口芯片 模 /數(shù) (A/D)與數(shù) /模 (D/A)轉(zhuǎn)換技術(shù)及其接口 第 8章 可編程接口芯片及應用 可編程定時器 /計數(shù)器芯片 8253/8254 實現(xiàn)定時的方法有三種：軟件定時、不可編程的硬件定時和可編程的硬件定時。軟件定時是通過讓機器執(zhí)行一段沒有具體操作目的的程序來實現(xiàn)的。 第 8章 可編程接口芯片及應用 8253的結(jié)構(gòu)與功能 1. 8253的引腳 8253是 24腳雙列直插式芯片，用 +5V電源供電。 8253的引腳和功能框圖如圖 示。 (2) 片選信號 CS：輸入信號 ， 低電平時選中此片 。 (3) 地址線 A0， A1：這兩根線接到系統(tǒng)地址總線的 A0， A1上 ，當 CS為低電平 ， 且 8253被選中時 ， 用它們來選擇 8253內(nèi)部的四個寄存器 。由 CPU發(fā)出，用于控制對選中的 8253內(nèi)寄存器的讀操作。 由 CPU發(fā)出 ， 用于控制對選中的 8253內(nèi)部寄存器的寫操作 。由 CLK引腳輸入的脈沖可以是系統(tǒng)時鐘 (或系統(tǒng)時鐘的分頻脈沖 )或其他任何脈沖源所提供的脈沖。時鐘脈沖信號的作用是在 8253進行定時或計數(shù)時，每輸入一個時鐘信號，便使計數(shù)值減 1。 第 8章 可編程接口芯片及應用 (7) 門控脈沖信號 GATE0~GATE2：計數(shù)器 0、 計數(shù)器 1和計數(shù)器 2的門控制脈沖輸入端 ， 是由外部送入的門控脈沖 ， 該信號的作用是控制啟動定時器 /計數(shù)器工作 。當計數(shù)器計數(shù)到 0時，該端輸出一標志信號，從而產(chǎn)生不同工作方式時的輸出波形。它由數(shù)據(jù)總線緩沖器、讀 /寫邏輯、控制字寄存器以及 3個獨立的 16位計數(shù)器組成。它包括一個 8位的控制寄存器、一個 16位的計數(shù)初值寄存器 CR、一個 16位的減 1計數(shù)器 CE和一個 16位的輸出鎖存寄存器 OL。 16位的減 1計數(shù)器 CE執(zhí)行計數(shù)操作，其操作方式受控制寄存器控制，最基本的操作是：接受計數(shù)初值寄存器的初值，對 CLK信號進行減 1計數(shù)，把計數(shù)結(jié)果送輸出鎖存寄存器中鎖存。 每個計數(shù)器都有一個控制命令寄存器 ， 用來保存該計數(shù)器的控制信息 。 8253的 3個控制寄存器只占用一個地址號 ， 而靠控制字的最高兩位來確定將控制信息送入哪個計數(shù)器的控制寄存器中保存 。 第 8章 可編程接口芯片及應用 3) 數(shù)據(jù)緩沖器 數(shù)據(jù)緩沖器是三態(tài)、雙向 8位緩沖器。 CPU通過數(shù)據(jù)緩沖器將控制命令字和計數(shù)值寫入 8253計數(shù)器，或者從 8253計數(shù)器中讀取當前的計數(shù)值。 這些控制信號包括讀信號 RD、 寫信號 WR、 片選信號 CS以及用于片內(nèi)寄存器尋址的地址信號 A0和 A1。 該控制邏輯根據(jù)讀 /寫命令及送來的地址信息 ， 決定三個計數(shù)器和控制寄存器中的哪一個工作 ， 并控制內(nèi)部總線上數(shù)據(jù)傳送的方向 。當 A1A0=00時，為計數(shù)器 0中的CR(計數(shù)器 0的計數(shù)初值寫入該寄存器 )和 OL(計數(shù)器 0的當前計數(shù)值從該寄存器讀出 )寄存器的共用地址，至于是將計數(shù)初值寫入CR，還是從 OL中讀出當前計數(shù)值，則由控制信號 WR和 RD決定，這兩個信號同時只能有一個有效。當 A1A0=11時，是 3個計數(shù)器內(nèi)的 3個控制寄存器的共用地址，至于 CPU是給哪個計數(shù)器送控制字，則由控制字中的最高兩位的編碼來決定。用戶必須對其進行初始化編程：首先 CPU用輸出指令向控制寄存器送控制字，然后再用輸出指令向計數(shù)初值寄存器 CR預置計數(shù) /定時的初值。當 CE中的內(nèi)容減為 0，表示計數(shù) /定時到，則 OUT端輸出信號。 第 8章 可編程接口芯片及應用 8253的編程 8253在工作之前 ， 用戶首先要為某一計數(shù)器 (計數(shù)器 0?2)寫入控制字以確定其工作方式；寫入定時 /計數(shù)初值；在定時 /計數(shù)工作過程中 ， 有時還需要讀取某計數(shù)器當前的計數(shù)值 。 1. 8253的控制字格式 8253的控制字格式如圖 。 由于 8253有 3個獨立的控制寄存器 ， 但它們共用一個端口地址 (A1A0=11時 ， 見表 )， 因此 ，控制字中使用最高兩位表明將控制字寫入哪個計數(shù)器的控制寄存器中 。在給計數(shù)器寫入計數(shù)初值時，可以賦 16位的初值，也可以只賦 8位 (另 8位被自動置 0)， 8位初值可以是高字節(jié)，也可以是低字節(jié)。 第 8章 可編程接口芯片及應用 當 D5D4=00時 ， 計數(shù)器的當前計數(shù)值被鎖存在 OL中 ， 此時計數(shù)器照常計數(shù) ， 但 OL中的值不變 ， 待 CPU將 OL中的兩字節(jié)數(shù)據(jù)讀走后 ， OL中的內(nèi)容又隨減 1計數(shù)器 CE變化 。 D3D2D1位決定了計數(shù)器的工作方式 。 D0位決定計數(shù)器的數(shù)制。 第 8章 可編程接口芯片及應用 2． 8253的讀 /