【正文】 如果沒有低電平，接著使 A口輸出 PA0=1， PA1=0， PA2=1， PA3=1對第 1行進行掃描，按上述方法判斷，直到找到被按下的鍵，并識別出其在矩陣中的位置，從而可根據(jù)鍵號去執(zhí)行該鍵對應(yīng)的處理程序。此時 C口有 5條線 (PC7?PC3)被規(guī)定為聯(lián)絡(luò)信號線。它是8255A內(nèi)部控制 8255A是否發(fā)出中斷請求信號 (INTR)的控制信號。 第 8章 可編程接口芯片及應(yīng)用 1) A口和 B口均為輸入 PC5PC4PA7～ PA0( P C4)I N T EAI B FAI N T RAI / OA 口D7A 組工作方式控制字 (A 口工作于方式 1 輸入； PC5～ PC3用于 A 口的聯(lián)絡(luò)信號； PC7和 PC6工作于方式 0 ，是輸入還是輸出由 D3位決定 )AS T BPC3PC7, P C6amp。 應(yīng)注意的是， C口的按位置位 /復(fù)位控制字必須跟在方式選擇控制字之后寫入控制字寄存器，即使僅使用該功能，也應(yīng)先選送一個方式控制字。它接收 CS及地址總線的信號 A A0和控制總線的控制信號 RESET、 WR、 RD，將它們組合后，得到對 A組控制部件和 B組控制部件的控制命令，并將命令送給這兩個部件，再由它們控制完成對數(shù)據(jù)、狀態(tài)信息和控制信息的傳送。 A1和 A0經(jīng)片內(nèi)譯碼產(chǎn)生四個有效地址分別對應(yīng) A、 B、 C三個獨立的數(shù)據(jù)端口以及一個公共的控制端口 。 門控 GATE1接 +5?V為常啟狀態(tài) 。 ② 8254每個計數(shù)器內(nèi)部都有一個狀態(tài)寄存器和狀態(tài)鎖存器 ，而 8253沒有 。 如圖 ，在寫入方式 4的控制字后， OUT變?yōu)楦唠娖健? 第 8章 可編程接口芯片及應(yīng)用 4． 方式 3——方波發(fā)生器 工作于方式 3時，在計數(shù)過程中其輸出前一半時間為高電平，后一半時間為低電平。 在下一個 CLK脈沖到來后 ， OUT變低 ， 將計數(shù)初值送入 CE并開始減 1計數(shù) ， 直到計數(shù)器減到 0后 OUT變?yōu)楦唠娖?。 第 8章 可編程接口芯片及應(yīng)用 例 設(shè) 8253芯片的端口地址為 388H?38BH。 D3D2D1位決定了計數(shù)器的工作方式 。當 A1A0=11時，是 3個計數(shù)器內(nèi)的 3個控制寄存器的共用地址，至于 CPU是給哪個計數(shù)器送控制字，則由控制字中的最高兩位的編碼來決定。 16位的減 1計數(shù)器 CE執(zhí)行計數(shù)操作，其操作方式受控制寄存器控制，最基本的操作是：接受計數(shù)初值寄存器的初值，對 CLK信號進行減 1計數(shù)，把計數(shù)結(jié)果送輸出鎖存寄存器中鎖存。由 CPU發(fā)出，用于控制對選中的 8253內(nèi)寄存器的讀操作。芯片內(nèi)有三個相互獨立的 16位定時 /計數(shù)器。 (8) 輸出信號 OUT0~OUT2：計數(shù)器 0、計數(shù)器 1和計數(shù)器 2的輸出端。 第 8章 可編程接口芯片及應(yīng)用 4) 讀 /寫邏輯 讀 /寫邏輯的任務(wù)是接收來自 CPU的控制信號 ， 完成對 8253內(nèi)部操作的控制 。 第 8章 可編程接口芯片及應(yīng)用 0 — 二進制計數(shù)1— 十進制計數(shù)00 — 將減 1 計數(shù)器 CE 中的數(shù)據(jù) 鎖存到 OL 中 ( 鎖存功能 )000 — 方式 0D7D6計數(shù)器選擇 讀寫格式 工作方式 數(shù)制00 — 選擇計數(shù)器 001 — 選擇計數(shù)器 110 — 選擇計數(shù)器 21 1 — 非法01 — 對計數(shù)器的低 8 位讀或?qū)?0 — 對計數(shù)器的高 8 位讀或?qū)? 1 — 計數(shù)器 16 位操作 ( 先低 8 位，后高 8 位讀或?qū)?)001 — 方式 1 10 — 方式 2 1 1 — 方式 3100 — 方式 4101 — 方式 5D5D4D3D1D2D0圖 8253控制字格式 第 8章 可編程接口芯片及應(yīng)用 D7D6位是控制字的計數(shù)器編號 。 當給 8253中的多個計數(shù)器進行初始化編程時，其順序可以任意，但對每個計數(shù)器進行初始化時必須遵循上述原則。計數(shù)器減到 0后， OUT成為高電平。當減到 1時， OUT輸出一個寬度為一個 CLK時鐘周期的負脈沖，OUT恢復(fù)成高電平后，計數(shù)器又重新開始計數(shù)。 待 GATE變?yōu)楦唠娖綍r ， 才啟動計數(shù)過程 。但若 GATE信號產(chǎn)生了正跳變 ， 則不論計數(shù)是否完成 ， 計數(shù)初值將被置入計數(shù)器 ， 并重新開始新一輪計數(shù) 。 ＋ 5 V8255PB1 M H z8253G A T E0OUT0C L K0A174L S 138ABCG1A E NA9I R Q0( 825 9A )DC L KD R Q0amp。 輸出 OUT2經(jīng)過一個與門 ， 這個與門受 PB1控制 ，所以揚聲器由 PB0和 PB1來控制發(fā)聲 。還可以將端口 C的高 4位和低 4位分開使用，分別作為輸入或輸出。 第 8章 可編程接口芯片及應(yīng)用 2． 8255A的控制字 1) 工作方式選擇控制字 8255A的工作方式可由 CPU寫一個工作方式選擇控制字到8255A的控制寄存器來選擇。在此例中將8255A設(shè)置為： A口輸出， B口輸入， C口高 4位輸入 (現(xiàn)僅用 PCPC6兩位輸入外設(shè)的狀態(tài) )， C口低 4位輸出 (現(xiàn)僅用 PC PC0兩位輸出選通及清除信號 )。 當 IBF有效時 ， 表示當前已有一個新數(shù)據(jù)進入端口 A或端口 B緩沖器 ， 尚未被 CPU取走 ， 外設(shè)不能送新的數(shù)據(jù) 。當ACK有效時，表示 CPU輸出到 8255A的數(shù)據(jù)已被外設(shè)取走。 根據(jù)題意，設(shè)計接口電路如圖 。 假設(shè)兩臺 PC機傳送 1 KB數(shù)據(jù)，發(fā)送緩沖區(qū)為 0300： 0000H，接收緩沖區(qū)為 0400： 0000H， A、 B兩機的 8255A的端口地址均為 300H?303H。 設(shè)片選信號 CS由 A9?A2=10000000確定 。 當 CPU把數(shù)據(jù)寫入端口 A或 B的輸出緩沖器時 ， 寫信號 WR的上升沿把 OBF置成低電平 ， 通知外設(shè)到端口 A或 B來取走數(shù)據(jù) ，當外設(shè)取走數(shù)據(jù)時向 8255A發(fā)應(yīng)答信號 ACK， ACK的下降沿使OBF恢復(fù)為高電平 。 STBA接 PC4， STBB接 PC2。 第 8章 可編程接口芯片及應(yīng)用 圖 方式 0查詢方式的接口電路 選通8255AA 口PC1輸出設(shè)備準備好準備好清除PC7PC6PC0B 口 輸入設(shè)備第 8章 可編程接口芯片及應(yīng)用 方式 0也可以用于查詢方式的輸入或輸出接口電路，此時端口 A和 B分別作為一個數(shù)據(jù)端口，而用端口 C的某些位作為這兩個數(shù)據(jù)端口的控制和狀態(tài)信息。 方式 2——選通雙向輸入輸出方式，即同一端口的 I/O線既可以輸入也可以輸出，只有 A口可工作于方式 2。 第 8章 可編程接口芯片及應(yīng)用 A 組8255A123456789PA3GNDPA4VCC8255AA 口A0R E S E T848PA1PA0RDCSA1A0PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA210111213141516171819202524232221262728293031323334353738394036PA5PA6PA7R E S E TD0D1D2D3D4D5D6PB7PB6PB5PB4PB3D7WR( a )C 口C 口B 口( b )PA7～ P A0D7～ D0PC7～ P C4PC3～ P C04PB7～ P B0B 組WRRDA1CS圖 8255A引腳及功能示意圖 (a) 引腳； (b) 功能示意圖 第 8章 可編程接口芯片及應(yīng)用 表 8255A各端口讀 /寫操作時的信號關(guān)系 A1 A0 操 作 0 1 0 0 0 寫端口 A 0 1 0 0 1 寫端口 B 0 1 0 1 0 寫端口 C 0 1 0 1 1 寫控制寄存器 0 0 1 0 0 讀端口 A 0 0 1 0 1 讀端口 B 0 0 1 1 0 讀端口 C 0 0 1 1 1 無操作 CS RD WR第 8章 可編程接口芯片及應(yīng)用 2． 8255A的內(nèi)部結(jié)構(gòu) 8255A的內(nèi)部結(jié)構(gòu)框圖如圖 ， 其內(nèi)部由以下四部分組成 。 計數(shù)器 2輸出的方波經(jīng)電流驅(qū)動器 75477放大后驅(qū)動揚聲器發(fā)聲 。 74L S 138ABC8253D0A0…C L K0G A T E0OUT0C L K1G A T E1OUT1C L K2G A T E2OUT2D7D7～ D0RDWRA1CS0Y1G2BG2AG≥1amp。 計數(shù)器減到 0時 ， OUT變低 ， 經(jīng)一個 CLK信號后變高且一直保持 。若計數(shù)初值為奇數(shù)，則計數(shù)的前半周期為 (N+1)/2，計數(shù)的后半周期為 (N?1)/2。 方式 2一旦啟動 ， 計數(shù)器就可以自動重復(fù)地工作 。 如圖 ，寫入方式 0的控制字 (CW)后，其輸出端變低。 ② 寫入的計數(shù)初值必須符合控制字 (D5D4兩位 )決定的格式 。 本節(jié)首先介紹 8253的控制字格式 ， 然后對 8253的讀寫操作進行介紹 ，并給出 8253編程實例 。它用于 8253和系統(tǒng)數(shù)據(jù)總線的連接。若 CLK是由精確的時鐘脈沖提供，則 8253作為定時器使用；若 CLK是由外部事件輸入的脈沖，則 8253作為計數(shù)器使用。由于 CPU執(zhí)行每條指令都需要一個確定的時間，因此，只要選擇適當?shù)闹噶詈桶才胚m當?shù)难h(huán)次數(shù)就很容易實現(xiàn)軟件定時，但軟件定時占用 CPU資源，降低了 CPU的利用率；不可編程的硬件定時盡管定時電路并不很復(fù)雜，但這種定時電路在硬件連接好以后，定時值和定時范圍不能由程序來控制和改變，使用不靈活；可編程定時器 /計數(shù)器是為方便計算機系統(tǒng)的設(shè)計和應(yīng)用而研制的，定時值及其范圍可以很容易地由軟件來控制和改變，能夠滿足各種不同的定時和計數(shù)要求，因此得到了廣泛的應(yīng)用。 由 CPU發(fā)出 ， 用于控制對選中的 8253內(nèi)部寄存器的寫操作 。 每個計數(shù)器都有一個控制命令寄存器 ， 用來保存該計數(shù)器的控制信息 。用戶必須對其進行初始化編程：首先 CPU用輸出指令向控制寄存器送控制字，然后再用輸出指令向計數(shù)初值寄存器 CR預(yù)置計數(shù) /定時的初值。 D0位決定計數(shù)器的數(shù)制。試根據(jù)上述要求編寫初始化程序及讀取計數(shù)器 0當前計數(shù)值的程序。計數(shù)完成后若 GATE再來一個正跳變，計數(shù)過程又重復(fù)一次。 4 2 4 224 4C L KG A T EOUTWRCW N ＝ 4TOUT＝ N *TC L K圖 方式 3的波形 第 8章 可編程接口芯片及應(yīng)用 在寫入方式 3控制字后，計數(shù)器 OUT端立即變高。當計數(shù)到 0后， OUT輸出變?yōu)榈碗娖剑掷m(xù)一個 CLK脈沖周期后恢復(fù)為高電平，計數(shù)器停止計數(shù)。 第 8章 可編程接口芯片及應(yīng)用 8253應(yīng)用舉例 例 使用 8253計數(shù)器 2產(chǎn)生頻率為 40 kHz的方波 ， 設(shè) 8253的端口地址為 0040H?0043H， 已知時鐘端 CLK2輸入信號的頻率為 2 MHz。 DRAM每個單元要求在 2 ms內(nèi)必須刷新一次。 CS：片選信號，由系統(tǒng)地址譯碼器產(chǎn)生，低電平有效。 第 8章 可編程接口芯片及應(yīng)用 8255A的工作方式與控制字 1． 8255A的工作方式 8255A在使用前要先寫入一個工作方式控制字 ， 以指定 A、 B、C三個端口各自的工作方式 。 第 8章 可編程接口芯片及應(yīng)用 無關(guān)D70