【正文】 8章 可編程接口芯片及應(yīng)用 圖 8253與 8088總線的連接 amp。 第 8章 可編程接口芯片及應(yīng)用 8253應(yīng)用舉例 例 使用 8253計(jì)數(shù)器 2產(chǎn)生頻率為 40 kHz的方波 ， 設(shè) 8253的端口地址為 0040H?0043H， 已知時(shí)鐘端 CLK2輸入信號的頻率為 2 MHz。 ① 允許最高計(jì)數(shù)脈沖 (CLK)的頻率不同 。 若在計(jì)數(shù)過程中給計(jì)數(shù)器寫入新的計(jì)數(shù)初值 ， 此時(shí)只是將計(jì)數(shù)初值保存到 CR中 ， 并不影響當(dāng)前的計(jì)數(shù)過程 ， 在 GATE產(chǎn)生正跳變時(shí)新的計(jì)數(shù)初值才被置入減 1計(jì)數(shù)器 CE開始計(jì)數(shù) 。 如圖 ， 在寫入方式 5控制字后 ， OUT變高 ， 寫入計(jì)數(shù)初值時(shí)即使 GATE信號為高電平 ， 計(jì)數(shù)過程仍不啟動 ， 而是要求 GATE信號出現(xiàn)一個(gè)正跳變 ， 然后在下一個(gè) CLK信號到來后才開始計(jì)數(shù) 。當(dāng)計(jì)數(shù)到 0后， OUT輸出變?yōu)榈碗娖?，持續(xù)一個(gè) CLK脈沖周期后恢復(fù)為高電平，計(jì)數(shù)器停止計(jì)數(shù)。在當(dāng)前的半個(gè)周期結(jié)束 (OUT電位發(fā)生變化 )時(shí)，將啟用新的計(jì)數(shù)初值開始新的計(jì)數(shù)過程。 在計(jì)數(shù)過程中 ， 應(yīng)始終使 GATE=1。因此來 N/2個(gè) CLK信號后，計(jì)數(shù)器就已經(jīng)減到 0， OUT端發(fā)生一次高低電位的變化，且又將初值置入計(jì)數(shù)器重新開始計(jì)數(shù)。 4 2 4 224 4C L KG A T EOUTWRCW N ＝ 4TOUT＝ N *TC L K圖 方式 3的波形 第 8章 可編程接口芯片及應(yīng)用 在寫入方式 3控制字后，計(jì)數(shù)器 OUT端立即變高。 方式 2在計(jì)數(shù)過程中若寫入新的計(jì)數(shù)初值，并不影響當(dāng)前的計(jì)數(shù)過程?？梢钥闯?， OUT輸出信號的頻率為 CLK信號頻率的 1/N，即 N次分頻，故稱這種工作方式為分頻工作方式。 第 8章 可編程接口芯片及應(yīng)用 3． 方式 2——分頻工作方式 方式 2既可以用軟件啟動 (GATE=1時(shí)寫入計(jì)數(shù)初值后啟動 )，也可以用硬件啟動 (GATE=0時(shí)寫入計(jì)數(shù)初值后并不立即開始計(jì)數(shù) ，等 GATE由低變高時(shí)啟動計(jì)數(shù) )。計(jì)數(shù)完成后若 GATE再來一個(gè)正跳變，計(jì)數(shù)過程又重復(fù)一次。 第 8章 可編程接口芯片及應(yīng)用 2． 方式 1——可編程單次脈沖 這是一種硬件啟動 、 不能自動重復(fù)但通過 GATE的正跳變可使計(jì)數(shù)過程重新開始的計(jì)數(shù)方式 。此信號通常接至 8259A的 IR端作為中斷請求信號。 第 8章 可編程接口芯片及應(yīng)用 1． 方式 0——計(jì)數(shù)結(jié)束產(chǎn)生中斷 這是一種軟件啟動 、 不能自動重復(fù)的計(jì)數(shù)方式 。試根據(jù)上述要求編寫初始化程序及讀取計(jì)數(shù)器 0當(dāng)前計(jì)數(shù)值的程序。 第 8章 可編程接口芯片及應(yīng)用 ② 在計(jì)數(shù)的過程中不影響 CE的計(jì)數(shù)而讀取計(jì)數(shù)值：為達(dá)此目的，應(yīng)先對 8253寫入一個(gè)具有鎖存功能的控制字，即 D5D4位應(yīng)為 00，這樣就可以將當(dāng)前的 CE內(nèi)容鎖存入 OL中，然后再用輸入指令將 OL的內(nèi)容讀到 CPU中。 第 8章 可編程接口芯片及應(yīng)用 2) 讀操作 所謂讀操作是指讀出某計(jì)數(shù)器的當(dāng)前計(jì)數(shù)值到 CPU中 。 因?yàn)楹笳叩母袷绞怯汕罢邲Q定的 。 D0位決定計(jì)數(shù)器的數(shù)制。 第 8章 可編程接口芯片及應(yīng)用 當(dāng) D5D4=00時(shí) ， 計(jì)數(shù)器的當(dāng)前計(jì)數(shù)值被鎖存在 OL中 ， 此時(shí)計(jì)數(shù)器照常計(jì)數(shù) ， 但 OL中的值不變 ， 待 CPU將 OL中的兩字節(jié)數(shù)據(jù)讀走后 ， OL中的內(nèi)容又隨減 1計(jì)數(shù)器 CE變化 。 由于 8253有 3個(gè)獨(dú)立的控制寄存器 ， 但它們共用一個(gè)端口地址 (A1A0=11時(shí) ， 見表 )， 因此 ，控制字中使用最高兩位表明將控制字寫入哪個(gè)計(jì)數(shù)器的控制寄存器中 。 第 8章 可編程接口芯片及應(yīng)用 8253的編程 8253在工作之前 ， 用戶首先要為某一計(jì)數(shù)器 (計(jì)數(shù)器 0?2)寫入控制字以確定其工作方式；寫入定時(shí) /計(jì)數(shù)初值；在定時(shí) /計(jì)數(shù)工作過程中 ， 有時(shí)還需要讀取某計(jì)數(shù)器當(dāng)前的計(jì)數(shù)值 。用戶必須對其進(jìn)行初始化編程：首先 CPU用輸出指令向控制寄存器送控制字，然后再用輸出指令向計(jì)數(shù)初值寄存器 CR預(yù)置計(jì)數(shù) /定時(shí)的初值。當(dāng) A1A0=00時(shí)，為計(jì)數(shù)器 0中的CR(計(jì)數(shù)器 0的計(jì)數(shù)初值寫入該寄存器 )和 OL(計(jì)數(shù)器 0的當(dāng)前計(jì)數(shù)值從該寄存器讀出 )寄存器的共用地址，至于是將計(jì)數(shù)初值寫入CR，還是從 OL中讀出當(dāng)前計(jì)數(shù)值，則由控制信號 WR和 RD決定，這兩個(gè)信號同時(shí)只能有一個(gè)有效。 這些控制信號包括讀信號 RD、 寫信號 WR、 片選信號 CS以及用于片內(nèi)寄存器尋址的地址信號 A0和 A1。 第 8章 可編程接口芯片及應(yīng)用 3) 數(shù)據(jù)緩沖器 數(shù)據(jù)緩沖器是三態(tài)、雙向 8位緩沖器。 每個(gè)計(jì)數(shù)器都有一個(gè)控制命令寄存器 ， 用來保存該計(jì)數(shù)器的控制信息 。它包括一個(gè) 8位的控制寄存器、一個(gè) 16位的計(jì)數(shù)初值寄存器 CR、一個(gè) 16位的減 1計(jì)數(shù)器 CE和一個(gè) 16位的輸出鎖存寄存器 OL。當(dāng)計(jì)數(shù)器計(jì)數(shù)到 0時(shí)，該端輸出一標(biāo)志信號，從而產(chǎn)生不同工作方式時(shí)的輸出波形。時(shí)鐘脈沖信號的作用是在 8253進(jìn)行定時(shí)或計(jì)數(shù)時(shí)，每輸入一個(gè)時(shí)鐘信號，便使計(jì)數(shù)值減 1。 由 CPU發(fā)出 ， 用于控制對選中的 8253內(nèi)部寄存器的寫操作 。 (3) 地址線 A0， A1：這兩根線接到系統(tǒng)地址總線的 A0， A1上 ，當(dāng) CS為低電平 ， 且 8253被選中時(shí) ， 用它們來選擇 8253內(nèi)部的四個(gè)寄存器 。 8253的引腳和功能框圖如圖 示。軟件定時(shí)是通過讓機(jī)器執(zhí)行一段沒有具體操作目的的程序來實(shí)現(xiàn)的。由于 CPU執(zhí)行每條指令都需要一個(gè)確定的時(shí)間，因此，只要選擇適當(dāng)?shù)闹噶詈桶才胚m當(dāng)?shù)难h(huán)次數(shù)就很容易實(shí)現(xiàn)軟件定時(shí)，但軟件定時(shí)占用 CPU資源，降低了 CPU的利用率；不可編程的硬件定時(shí)盡管定時(shí)電路并不很復(fù)雜，但這種定時(shí)電路在硬件連接好以后，定時(shí)值和定時(shí)范圍不能由程序來控制和改變，使用不靈活；可編程定時(shí)器 /計(jì)數(shù)器是為方便計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)和應(yīng)用而研制的，定時(shí)值及其范圍可以很容易地由軟件來控制和改變，能夠滿足各種不同的定時(shí)和計(jì)數(shù)要求，因此得到了廣泛的應(yīng)用。 圖 8253引腳及功能結(jié)構(gòu) 82531 242 233 224 215 206 197 188 179 1610 1511 1412 13D7C L K0OUT0G A T E0GND OUT1VCCA1C L K2OUT2G A T E2C L K1G A T E1D6D5D4D3D2D1D0WRRDCSA0 0 8253D7～ D0A0C L K0G A T E0OUT0C L K1G A T E1OUT1C L K2G A T E2OUT2WRRDA1CS 1 2 第 8章 可編程接口芯片及應(yīng)用 (1) 數(shù)據(jù)引腳 D7?D0：數(shù)據(jù)線 ， 雙向三態(tài) ， 與系統(tǒng)數(shù)據(jù)總線連接 。 (4) 讀信號 RD：輸入信號，低電平有效。 (6) 時(shí)鐘脈沖信號 CLK0~CLK2：計(jì)數(shù)器 0、計(jì)數(shù)器 1和計(jì)數(shù)器 2的時(shí)鐘輸入端。若 CLK是由精確的時(shí)鐘脈沖提供，則 8253作為定時(shí)器使用；若 CLK是由外部事件輸入的脈沖，則 8253作為計(jì)數(shù)器使用。 第 8章 可編程接口芯片及應(yīng)用 2． 8253的內(nèi)部結(jié)構(gòu) 8253內(nèi)部結(jié)構(gòu)框圖如圖 。 16位的計(jì)數(shù)初值寄存器 CR和 16位的輸出鎖存寄存器 OL共同占用一個(gè)I/O端口地址， CPU用輸出指令向 CR預(yù)置計(jì)數(shù)初值，用輸入指令讀回 OL中的數(shù)值，這兩個(gè)寄存器都沒有計(jì)數(shù)功能，只起鎖存作用。 控制字將決定計(jì)數(shù)器的工作方式 、 計(jì)數(shù)形式及輸出方式 ， 亦決定如何裝入計(jì)數(shù)初值 。它用于 8253和系統(tǒng)數(shù)據(jù)總線的連接。 當(dāng)片選信號有效 ， 即 CS=0時(shí) ， 讀寫邏輯才能工作 。當(dāng) A1A0=01和 10時(shí)，分別為計(jì)數(shù)器 1和計(jì)數(shù)器 2的 CR和 OL的共用地址。啟動工作后， CR中的初值就送入減 1計(jì)數(shù)器 CE對 CLK輸入的計(jì)數(shù) /定時(shí)脈沖信號進(jìn)行減1計(jì)數(shù)。 本節(jié)首先介紹 8253的控制字格式 ， 然后對 8253的讀寫操作進(jìn)行介紹 ，并給出 8253編程實(shí)例 。 D5D4位用來設(shè)定計(jì)數(shù)器的數(shù)據(jù)讀 /寫方式。 當(dāng) D5D4=01， 只讀/寫低 8位 ， 高 8位自動置 0(寫計(jì)數(shù)初值時(shí) )； D5D4=10時(shí) ， 只讀 /寫高 8位 ， 低 8位自動置 0(寫計(jì)數(shù)初值時(shí) )； D5D4=11時(shí) ， 先讀 /寫低 8位 ， 再讀 /寫高 8位 。 D0=0，選擇二進(jìn)制計(jì)數(shù)； D0=1，選擇十進(jìn)制計(jì)數(shù)。 ② 寫入的計(jì)數(shù)初值必須符合控制字 (D5D4兩位 )決定的格式 。 有兩種讀取當(dāng)前計(jì)數(shù)值的方法： ① 先使計(jì)數(shù)器停止計(jì)數(shù) (在 GATE端加低電平或關(guān)閉 CLK脈沖 )：根據(jù)送入的控制字中的 D5D4位的狀態(tài)，用一條或兩條輸入指令讀 CE的內(nèi)容。當(dāng) CPU讀取了計(jì)數(shù)值后，或?qū)τ?jì)數(shù)器重新進(jìn)行初始化編程后， 8253會自動解除鎖存狀態(tài)， OL中的值又隨減 1計(jì)數(shù)器 CE值變化。 ；計(jì)數(shù)器 0的初始化程序 MOV DX， 38BH ；給計(jì)數(shù)器 0送控制字 MOV AL， 00110111B OUT DX， AL MOV DX， 388H ；送計(jì)數(shù)初值的低 8位 MOV AL， 54H OUT DX， AL MOV AL， 23H ；送計(jì)數(shù)初值的高 8位 OUT DX， AL 第 8章 可編程接口芯片及應(yīng)用 ；計(jì)數(shù)器 1的初始化程序 MOV DX， 38BH ；給計(jì)數(shù)器 1送控制字 MOV AL， 01010100B OUT DX， AL MOV DX， 389H ；計(jì)數(shù)初值送低 8位 MOV AL， 18H OUT DX， AL 第 8章 可編程接口芯片及應(yīng)用 ；計(jì)數(shù)器 0當(dāng)前計(jì)數(shù)值讀出程序 MOV DX， 38BH ；送計(jì)數(shù)器 0當(dāng)前計(jì)數(shù)值鎖存命令 MOV AL， 00H OUT DX， AL MOV DX， 388H ；讀出當(dāng)前計(jì)數(shù)值的低 8位 IN AL， DX MOV CL， AL IN AL， DX ；讀出當(dāng)前計(jì)數(shù)值的高 8位 MOV CH， AL 第 8章 可編程接口芯片及應(yīng)用 8253的工作方式 8253有六種不同的工作方式 。 如圖 ，寫入方式 0的控制字 (CW)后，其輸出端變低。 第 8章 可編程接口芯片及應(yīng)用 C L KG A T E5 4 3 2 01OUTCWWRN ＝ 5圖 方式 0的波形 第 8章 可編程接口芯片及應(yīng)用 3 2 2 2 01C L KG A T EOUTWRCW N ＝ 3圖 方式 0時(shí) GATE信號的作用 第 8章 可編程接口芯片及應(yīng)用 在計(jì)數(shù)過程中 ， 隨時(shí)可以寫入新的計(jì)數(shù)值初值 ， 計(jì)數(shù)器使用新的初值重新開始計(jì)數(shù) (若新初值是 16位 ， 則在送完第一字節(jié)后中止現(xiàn)行計(jì)數(shù) ， 送完第二個(gè)字節(jié)后才重新開始計(jì)數(shù) )。 在寫入方式 1的控制字后 OUT成為高電平 ， 在寫入計(jì)數(shù)初值后 ， 要等 GATE信號出現(xiàn)正跳變時(shí)才能開始計(jì)數(shù) 。也就是說對應(yīng) GATE的每一個(gè)正跳變，計(jì)數(shù)器都輸出一個(gè)寬度為 N*TCLK(其中 N為計(jì)數(shù)初值， TCLK為 CLK信號的周期 )的負(fù)脈沖，因此稱這種方式為可編程單次脈沖方式。 方式 2一旦啟動 ， 計(jì)數(shù)器就可以自動重復(fù)地工作 。 第 8章 可編程接口芯片及應(yīng)用 C L KG A T EOUTWRCW N ＝ 3TOUT＝ N *TC L K1 3 2 123 3圖 方式 2的波形 第 8章 可編程接口芯片及應(yīng)用 方式 2需要 GATE信號保持高電平 。在本次計(jì)數(shù)結(jié)束后，才以新的計(jì)數(shù)初值開始新的分頻工作方式。若 GATE信號為高，在寫完計(jì)數(shù)初值 N后，開始對 CLK信號進(jìn)行計(jì)數(shù)。若計(jì)數(shù)初值為奇數(shù)，則計(jì)數(shù)的前半周期為 (N+1)/2，計(jì)數(shù)的后半周期為 (N?1)/2。 若 GATE=0， 不僅中止計(jì)數(shù) ， 而且OUT端馬上變高 。 第 8章 可編程接口芯片及應(yīng)用