【正文】 D6D5D4D3D2D1D0C 口按位置位 /復(fù)位控制字的特征位選擇位置位 / 復(fù)位1— 置位0— 復(fù)位 編碼 選擇位0 0 0 — P C00 0 1 — P C10 1 0 — P C20 1 1 — P C31 0 0 — P C41 0 1 — P C51 1 0 — P C61 1 1 — P C7圖 8255A的 C口按位置位 /復(fù)位控制字 第 8章 可編程接口芯片及應(yīng)用 各種工作方式的功能 1． 方式 0——基本輸入輸出方式 方式 0無須聯(lián)絡(luò)就可以直接進(jìn)行 8255A與外設(shè)之間的數(shù)據(jù)輸入或輸出操作 。RDRD1 0 1 1 1/ 0 D6D5D4B 組工作方式控制字 (B 口工作于方式 1 輸入； PC2～ PC0用于 B 口的聯(lián)絡(luò)信號 )D71 1 1 D6D5D4 D3D2D1D0D3D2D1D0圖8.19 方式1輸入時端口線的功能 第 8章 可編程接口芯片及應(yīng)用 A口工作于方式 1輸入時 ， 用 PC5?PC3作聯(lián)絡(luò)線 。端口 A的中斷請求 INTRA可通過對 PC4的置位或復(fù)位加以控制： PC4置 1，允許 INTRA工作； PC4清 0，則屏蔽 INTRA。 8255A的 A口工作于方式 2時 C口各 I/O線的功能如圖 。如果 PB3?PB0仍有一位為低電平， AND AL， 0FH ；說明確實有鍵按下，繼續(xù)往下執(zhí)行，以判斷是哪個鍵 CMP AL， 0FH ；按下；如果延時后 PB3?PB0中低電平不再存在， JZ LOOA ；說明是由干擾或抖動引起的，則轉(zhuǎn) LOOA繼續(xù)掃描 ；判斷哪一個鍵按下 第 8章 可編程接口芯片及應(yīng)用 START： MOV BL， 4 ；行數(shù)送 BL MOV BH， 4 ；列數(shù)送 BH MOV AL， 0FEH ； D0=0，準(zhǔn)備掃描 0行 MOV CL， 0FH ；鍵盤屏蔽碼送 CL MOV CH， 0FFH ； CH中存放起始鍵號 LOP1： OUT 80H， AL ； A口輸出，掃描一行 ROL AL， 1 ；修改掃描碼，準(zhǔn)備掃描下一行 MOV AH， AL ；暫時保存 IN AL， 81H ；讀 B口，以便確定所按鍵的列值 第 8章 可編程接口芯片及應(yīng)用 AND AL， CL CMP AL， CL JNZ LOP2 ；有列線為 0，轉(zhuǎn) LOP2，找列值 ADD CH， BH ；無鍵按下，修改鍵號，以方便下一行找鍵號 MOV AL， AH ；恢復(fù)掃描碼 DEC BL ；行數(shù)減 1 JNZ LOP1 ；行未掃描完轉(zhuǎn) LOP1 JMP START ；重新掃描 LOP2： INC CH ；鍵號加 1 ROR AL， 1 ；右移一位 第 8章 可編程接口芯片及應(yīng)用 JC LOP2 ；無鍵按下，查下一列線 MOV AL， CH ；已找到，鍵號送 AL CMP AL， 0 JZ KEY0 ；是 0號鍵按下，轉(zhuǎn) KEY0執(zhí)行 CMP AL， 1 JZ KEY1 ；是 1號鍵按下，轉(zhuǎn) KEY1執(zhí)行 CMP AL， 0EH JZ KEY14 ；是 14號鍵按下，轉(zhuǎn) KEY14執(zhí)行 JMP KEY15 ；不是 0~14號鍵，一定是 15號鍵，轉(zhuǎn) KEY15執(zhí)行 第 8章 可編程接口芯片及應(yīng)用 例 利用 8255A作為兩機(jī)并行通信接口 。若 PB3?PB0中有一位為低電平，使用軟件延時10?20 ms以消除抖動，若低電平消失，則說明低電平是由干擾或按鍵的抖動引起的，必須再次掃描，否則，則確認(rèn)有鍵按下，接著進(jìn)行第 2次掃描 (行掃描，判斷所按鍵的位置 )。端口 B的輸出中斷請求信號 INTRB可以通過對PC2的置位或復(fù)位來加以允許或禁止。若 CPU響應(yīng)此中斷請求，則讀入數(shù)據(jù)端口的數(shù)據(jù)，并由 RD信號的下降沿使 INTR復(fù)位 (變?yōu)榈碗娖?)。 第 8章 可編程接口芯片及應(yīng)用 2． 方式 1——選通輸入輸出方式 與方式 0相比，它的主要特點是當(dāng) A口、 B口工作于方式 1時，C口的某些 I/O線被定義為 A口和 B口在方式 1下工作時所需的聯(lián)絡(luò)信號線，這些線已經(jīng)定義，不能由用戶改變。 其格式如圖 ， 注意 8255A的 C口按位置位 /復(fù)位控制字的最高位 D7(特征位 )應(yīng)為 0。輸入數(shù)據(jù)、輸出數(shù)據(jù)、 CPU發(fā)給 8255A的控制字等都是通過該部件傳遞的。 CPU通過它實現(xiàn)與 8255之間數(shù)據(jù)的讀出與寫入 ， 控制字的寫入 ， 以及狀態(tài)字的讀出等操作 。 因此 ， OUT0輸出方波的頻率為 MHz/65536=?Hz， 即每秒產(chǎn)生 ， 或者說每隔55?ms申請一次日歷時鐘中斷 。 ① 允許最高計數(shù)脈沖 (CLK)的頻率不同 。在當(dāng)前的半個周期結(jié)束 (OUT電位發(fā)生變化 )時，將啟用新的計數(shù)初值開始新的計數(shù)過程。 方式 2在計數(shù)過程中若寫入新的計數(shù)初值，并不影響當(dāng)前的計數(shù)過程。 第 8章 可編程接口芯片及應(yīng)用 2． 方式 1——可編程單次脈沖 這是一種硬件啟動 、 不能自動重復(fù)但通過 GATE的正跳變可使計數(shù)過程重新開始的計數(shù)方式 。 第 8章 可編程接口芯片及應(yīng)用 ② 在計數(shù)的過程中不影響 CE的計數(shù)而讀取計數(shù)值：為達(dá)此目的，應(yīng)先對 8253寫入一個具有鎖存功能的控制字，即 D5D4位應(yīng)為 00，這樣就可以將當(dāng)前的 CE內(nèi)容鎖存入 OL中，然后再用輸入指令將 OL的內(nèi)容讀到 CPU中。 第 8章 可編程接口芯片及應(yīng)用 當(dāng) D5D4=00時 ， 計數(shù)器的當(dāng)前計數(shù)值被鎖存在 OL中 ， 此時計數(shù)器照常計數(shù) ， 但 OL中的值不變 ， 待 CPU將 OL中的兩字節(jié)數(shù)據(jù)讀走后 ， OL中的內(nèi)容又隨減 1計數(shù)器 CE變化 。當(dāng) A1A0=00時，為計數(shù)器 0中的CR(計數(shù)器 0的計數(shù)初值寫入該寄存器 )和 OL(計數(shù)器 0的當(dāng)前計數(shù)值從該寄存器讀出 )寄存器的共用地址，至于是將計數(shù)初值寫入CR，還是從 OL中讀出當(dāng)前計數(shù)值，則由控制信號 WR和 RD決定，這兩個信號同時只能有一個有效。它包括一個 8位的控制寄存器、一個 16位的計數(shù)初值寄存器 CR、一個 16位的減 1計數(shù)器 CE和一個 16位的輸出鎖存寄存器 OL。 (3) 地址線 A0， A1：這兩根線接到系統(tǒng)地址總線的 A0， A1上 ，當(dāng) CS為低電平 ， 且 8253被選中時 ， 用它們來選擇 8253內(nèi)部的四個寄存器 。 圖 8253引腳及功能結(jié)構(gòu) 82531 242 233 224 215 206 197 188 179 1610 1511 1412 13D7C L K0OUT0G A T E0GND OUT1VCCA1C L K2OUT2G A T E2C L K1G A T E1D6D5D4D3D2D1D0WRRDCSA0 0 8253D7～ D0A0C L K0G A T E0OUT0C L K1G A T E1OUT1C L K2G A T E2OUT2WRRDA1CS 1 2 第 8章 可編程接口芯片及應(yīng)用 (1) 數(shù)據(jù)引腳 D7?D0：數(shù)據(jù)線 ， 雙向三態(tài) ， 與系統(tǒng)數(shù)據(jù)總線連接 。 第 8章 可編程接口芯片及應(yīng)用 2． 8253的內(nèi)部結(jié)構(gòu) 8253內(nèi)部結(jié)構(gòu)框圖如圖 。 當(dāng)片選信號有效 ， 即 CS=0時 ， 讀寫邏輯才能工作 。 D5D4位用來設(shè)定計數(shù)器的數(shù)據(jù)讀 /寫方式。 有兩種讀取當(dāng)前計數(shù)值的方法： ① 先使計數(shù)器停止計數(shù) (在 GATE端加低電平或關(guān)閉 CLK脈沖 )：根據(jù)送入的控制字中的 D5D4位的狀態(tài)，用一條或兩條輸入指令讀 CE的內(nèi)容。 第 8章 可編程接口芯片及應(yīng)用 C L KG A T E5 4 3 2 01OUTCWWRN ＝ 5圖 方式 0的波形 第 8章 可編程接口芯片及應(yīng)用 3 2 2 2 01C L KG A T EOUTWRCW N ＝ 3圖 方式 0時 GATE信號的作用 第 8章 可編程接口芯片及應(yīng)用 在計數(shù)過程中 ， 隨時可以寫入新的計數(shù)值初值 ， 計數(shù)器使用新的初值重新開始計數(shù) (若新初值是 16位 ， 則在送完第一字節(jié)后中止現(xiàn)行計數(shù) ， 送完第二個字節(jié)后才重新開始計數(shù) )。 第 8章 可編程接口芯片及應(yīng)用 C L KG A T EOUTWRCW N ＝ 3TOUT＝ N *TC L K1 3 2 123 3圖 方式 2的波形 第 8章 可編程接口芯片及應(yīng)用 方式 2需要 GATE信號保持高電平 。 若 GATE=0， 不僅中止計數(shù) ， 而且OUT端馬上變高 。 表 8253定時器 /計數(shù)器六種工作方式的特點，讀者可結(jié)合上面的介紹進(jìn)一步加深理解。 如圖中所示， 8253三個計數(shù)器使用相同的時鐘頻率，它們是由 8284時鐘發(fā)生器輸出時鐘信號 PCLK，再經(jīng)過 D觸發(fā)器74LS175(圖中未畫出 )二分頻后得到的，頻率為 MHz， 8253的 GATE0和 GATE1接 +5 V，始終處于選返狀態(tài)， GATE2接 8255的PB0。程序如下所示： 第 8章 可編程接口芯片及應(yīng)用 BEEP PROC MOV AL， 10110110B ；設(shè)計數(shù)器 2為方式 3，二進(jìn)制計數(shù) OUT 43H， AL ；按先低后高順序?qū)懭?16位計數(shù)初值 MOV AX， 0533H ；初值為 0533H=1331， OUT 42H， AL ；寫入低 8位 MOV AL， AH OUT 42H， AL ；寫入高 8位 IN AL， 61H ；讀 8255的 B口原輸出值 MOV AH， AL ；將 B口原值送 AH保存 OR AL， 03H ；使 PB1和 PB0位均為 1 OUT 61H， AL ；輸出使揚聲器發(fā)聲 SUB CX， CX 第 8章 可編程接口芯片及應(yīng)用 G7： LOOP G7 ；延時 DEC B1 ； B1為控制發(fā)聲長短的入口條件 JNZ G7 ； B1=6為長聲， B1=1為短聲 MOV AL， AH OUT 61H， AL ；恢復(fù) 8255的 B口原值，停止發(fā)聲 RET BEEP ENDP 第 8章 可編程接口芯片及應(yīng)用 可編程并行接口芯片 8255A 8255A的引腳與結(jié)構(gòu) 1． 8255A的引腳 8255A是可編程的并行輸入輸出接口芯片 ， 它具有三個 8位并行端口 (A口 、 B口和 C口 )， 具有 40個引腳 ， 雙列直插式封裝 ， 由+5?V供電 ， 其引腳與功能示意圖如圖 。 第 8章 可編程接口芯片及應(yīng)用 B 組控制部件內(nèi)部 DB （ 8 ）數(shù)據(jù)總線緩沖器讀 / 寫控制邏輯R E S E TA0A 組端口 A( 8)A 組端口 C( 高 4 位 )B 組端口 C( 低 4 位 )B 組端口 B( 8)A 組控制部件PA7～ P A0PC7～ P C4PC3～ P C0PB7～ P B0D7～ D0CSA1RDWR圖 8255A內(nèi)部結(jié)構(gòu)框圖 第 8章 可編程接口芯片及應(yīng)用 2) ?A組和 B組控制電路 這是