【正文】 ...................................................................... 6 總體設計思路 ................................................................................................ 6 VI 總體設計框圖 ................................................................................................ 6 單元電路設計 ................................................................................................... 7 輸入部分 ....................................................................................................... 7 加 /減法器部分 ..............................................................................................11 乘法器部分 ................................................................................................. 17 顯示輸出部分 .............................................................................................. 18 整體電路的設計 .............................................................................................. 18 VHDL 語言 .................................................................................................... 21 3 結(jié)論與展望 ........................................ 23 結(jié)論 .............................................................................................................. 23 不足之處及對未來的展望 ................................................................................ 23 致 謝 ........................................... 24 參考 文獻 ........................................... 25 附 錄 ........................................... 26 簡易計算機的 PLD 實現(xiàn) 1 1 緒論 當 今世界，科 學技術(shù)飛 速 發(fā) 展， 電 子 產(chǎn) 品日新月異，新的器件不 斷涌現(xiàn) 。 關(guān)鍵詞 ： 自動化 ； 可編程邏輯器件 ； 復陣列矩陣及可編程邏輯用戶系統(tǒng) IV Abstract Electronic design automation(EDA) realization and the fast development of CPLD/ FPGA technique are vitally related. CPLD/FPGA arises from the middle and later stage of 80 age, whose feature is having user programmable character. Using CPLD/FPGA, electronic system design engineers can design dedicated IC in the laboratory so that realize systematic integration, and it has static repeatedly programmable and online dynamic rebuilded character, and makes the function of hardware can amend by programming like software, which improves the flexibility and universal ability of electronic system vastly. In recent years, electronic technique has developed fast, in digital circuit PLD(Programmable Logic Device) application is the most flexible device now, but MAX + PLUSⅡ (plural array matrix and programmable logic user system)is one of the maturest, the most overall functional software whose suitable range is very widespread. This design mainly uses 74 series of device to plete the design and improvement of circuit in MAX + PLUSⅡ ,and simulates in this software, the designer can test its logic function and performance index ocularly. Key words: automation。 近年來，電子技術(shù)飛速發(fā)展，數(shù)字電路中 PLD（ 可編程邏輯器件 )是目前應用最靈活的器件，而 MAX + PLUSⅡ （ 復陣列矩陣及可編程邏輯用戶系統(tǒng) )是專為開發(fā) 74 等 系列器件的軟件中最成熟，功能最全面，適用范圍非常廣泛的軟件之一 。CPLD/FPGA 是 80 年代中后期出現(xiàn)的，其特點是具有用戶可編程的特性。隨著技術(shù)市場和人才市場對 EDA 的需求不斷提高，本畢業(yè)設計課題就圍繞此中心展開工作。 畢業(yè)設計（論文） 題目： 簡易計算 器 的 PLD 實現(xiàn) 本科畢業(yè)設計（論文） 誠 信 承 諾 書 本人鄭重聲明：所呈交的畢業(yè)設計（論文） 《簡易計算機的 PLD實現(xiàn)》 是本人在導師的指導下獨立進行研究所取得的成果，除了在畢業(yè)設計（論文）中特別加以標注引用、表示致謝的內(nèi)容外，本畢業(yè)設計（論文）不包含任何其他個人、集體已發(fā)表或撰寫的成果作品。 班 級： 學 號： 作者姓名： 年 月 日 I xx大學 xx學院 機 電 系 電子信息工程 專業(yè) 畢 業(yè) 設 計論 文 任 務 書 一、題目及專題： １、 題目 簡易計算 器 的 PLD 實現(xiàn) ２、專題 二、課題來源及選題依據(jù) 隨 著基于 PLD 的 EDA 技術(shù)的發(fā)展和應用領域的擴大與深入， EDA 技術(shù)在電子信息、通信、自動控制及計算機應用等領域的重要性日益突出。 三、本設計（論文或其他）應達到的要求： 1． 兩個無符號的 8 位二進制的相加 ； 2． 兩個無符號的 8 位二進制的相減（被減數(shù) =減數(shù)）； 3． 兩個無符號的 4 位二進制的相乘 ； 四、接受任務學生： 班 姓名 五、開始及完成日期： 自 年 月 日 至 年 月 日 II 六、設計（論文）指導（或顧問）： 指導教師 簽名 簽名 簽名 教研室主任 〔 學科組組長研究所所長 〕 簽名 系主任 簽名 xxxx 年 xx 月 xx 日 III 摘 要 電子設計自動化（ EDA）的實現(xiàn)是與 CPLD/FPGA 技術(shù)的迅速發(fā)展息息相關(guān)的。利用 PLD/FPGA，電子系統(tǒng)設計工程師可以在實