【正文】 數(shù)目至少四倍，從而節(jié)省空間 ?？删幊踢壿嬈骷?PLD主要有以下幾種 : 可編程只讀存儲(chǔ)器 PROM (Programmable Read Only Memory) ； 可編程邏輯數(shù)組 PLA (Programmable Logic Array)； 可編程數(shù)組邏輯 PAL (Programmable Array Logic)； 通用數(shù)組邏輯 GAL (Generic Array Logic) ； 現(xiàn)場(chǎng)可編程門陣列 FPGA(Field Programmable Gate Array)； 其它可編程邏輯器件，如可編程邏輯時(shí)序機(jī) PLS、可編程多路轉(zhuǎn)接器 PMUX、可編程二極管矩陣 PDM等。同一 時(shí) 期， Altera公司推 出 EPLD器件， 較 GAL器件有更多的集成度，可以用紫外 線 或電 擦除。 可 編 程 邏輯 器件大致的演 變過 程如下 : ，熔 絲編 程的 PROM和 PAL器件是最早的可 編 程 邏輯 器件。 PLD幾乎能滿足數(shù)字系統(tǒng)和自動(dòng)控制系統(tǒng)等各方面的要求，小至編碼器，譯碼器，計(jì)數(shù)器以及寄存器等各種組合電路和時(shí)序電路；大至微處理器系統(tǒng)、存儲(chǔ)控制、圖形圖像處理系統(tǒng)、總線接口、通信、外圍設(shè)備、工業(yè)控制以及軍用系統(tǒng)等， PLD都顯示出良好的適應(yīng)性?？?編 程 邏輯 器件（ PLD）就 是邏輯 器件 這 一“家族”中的一 個(gè)別 具特色的新成 員 。 Programmable Logic Device。利用 PLD/FPGA，電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室中設(shè)計(jì)出專用 IC，實(shí)現(xiàn)系統(tǒng)的集成， 并且 具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的功能可像軟件一樣通過編程來(lái)修改，極大地提高了電子系統(tǒng)的 靈活性和通用能力。 班 級(jí)： 學(xué) 號(hào)： 作者姓名： 年 月 日 I xx大學(xué) xx學(xué)院 機(jī) 電 系 電子信息工程 專業(yè) 畢 業(yè) 設(shè) 計(jì)論 文 任 務(wù) 書 一、題目及專題： １、 題目 簡(jiǎn)易計(jì)算 器 的 PLD 實(shí)現(xiàn) ２、專題 二、課題來(lái)源及選題依據(jù) 隨 著基于 PLD 的 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入， EDA 技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。隨著技術(shù)市場(chǎng)和人才市場(chǎng)對(duì) EDA 的需求不斷提高，本畢業(yè)設(shè)計(jì)課題就圍繞此中心展開工作。 近年來(lái)，電子技術(shù)飛速發(fā)展，數(shù)字電路中 PLD（ 可編程邏輯器件 )是目前應(yīng)用最靈活的器件，而 MAX + PLUSⅡ （ 復(fù)陣列矩陣及可編程邏輯用戶系統(tǒng) )是專為開發(fā) 74 等 系列器件的軟件中最成熟，功能最全面，適用范圍非常廣泛的軟件之一 。 plural array matrix and programmable logic user system V 目 錄 1 緒論 ............................................. 1 PLD 的發(fā)展史 ................................................................................................... 1 PLD 的分類 ...................................................................................................... 2 各類 PLD 的結(jié)構(gòu)及特點(diǎn) .................................................................................... 2 PAL 器件 ...................................................................................................... 3 器件 ....................................................................................................... 3 FPGA ........................................................................................................... 3 PLD 設(shè)計(jì)步驟 ................................................................................................... 3 設(shè)計(jì)構(gòu)思 ...................................................................................................... 4 選擇器件型號(hào) ................................................................................................ 4 列寫源文件 ................................................................................................... 4 對(duì)器件編程 ................................................................................................... 4 MAX－ PLUSⅡ軟件相 關(guān)介紹 .............................................................................. 4 本文的目的 ...................................................................................................... 5 2 分析與設(shè)計(jì) ........................................ 6 課題內(nèi)容 .......................................................................................................... 6 總體設(shè)計(jì) ......................................................................................................... 6 總體設(shè)計(jì)思路 ................................................................................................ 6 VI 總體設(shè)計(jì)框圖 ................................................................................................ 6 單元電路設(shè)計(jì) ................................................................................................... 7 輸入部分 ....................................................................................................... 7 加 /減法器部分 ..............................................................................................11 乘法器部分 ................................................................................................. 17 顯示輸出部分 .............................................................................................. 18 整體電路的設(shè)計(jì) .............................................................................................. 18 VHDL 語(yǔ)言 .................................................................................................... 21 3 結(jié)論與展望 ........................................ 23 結(jié)論 .............................................