【正文】 ：任務(wù)書、開題報告、外文譯文、譯文原文（復(fù)印件）。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位 論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。 作者 簽名： 日 期： 簡易計算機的 PLD 實現(xiàn) 29 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進行研究所取得的研究成果。 簡易計算機的 PLD 實現(xiàn) 25 參考文獻 [1] 譚會生 ,張昌凡 .EDA 技術(shù)及應(yīng)用 [M].西安 :西安電子科技大學(xué)出版社 ,2020:174197. [2] 齊洪喜 ,陸穎 .VHDL 電路設(shè)計與應(yīng)用實踐教程 [M].北京 :清華大學(xué)出版社 ,2020:5783. [3] 蔣璇 ,臧純?nèi)A .數(shù)字系統(tǒng)設(shè)計與 PLD 應(yīng)用 [M].北京 :電子工業(yè)出版社 ,2020:841. [4] 閻石 .數(shù)字電子技術(shù)基礎(chǔ) .北京 :高等教育出版社 [M],1999:322380. [5] 沈嗣昌 .數(shù)字系統(tǒng)設(shè)計基礎(chǔ) .北京 :機械工業(yè)出版社 [M],1996:1335. [6] 路而紅 ,高獻偉 ,洗立勤 .電子設(shè)計自動化應(yīng)用技術(shù) [M].北京 :北京希望電子出版社 ,. [7] (美 )Stefan Sjoholm 著 .邊計年 ,薛宏熙譯 .用 VHDL 設(shè)計電子線路 [M].北京 :清華大學(xué)出版社 ,2020:185193. [8] IEEE Standard VHDL Language Reference Manual[J]. London:IEEE Press,. [9] Lattice Inc. DATA BOOK Lattice Semiconductor Incorporation Remond[M]. London :Oxford , 1999:2841. [10] Sugeno M, Kang G T. Fuzzy modeling and control of multilayer incinerator [J]. Fuzzy Sets Syst., 1986, 18(2): 300326. xx 大學(xué)學(xué)士學(xué)位論文 26 附 錄 總電路圖 （大圖） 簡易計算機的 PLD 實現(xiàn) 27 xx 大學(xué)學(xué)士學(xué)位論文 28 畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進行的研究工作及取得的成果。通過這次的論文設(shè)計，使我在如何做一篇正式的論文，如何以科學(xué)嚴(yán)謹(jǐn)?shù)膽B(tài)度來研究課題方面有了一定的了解，為我以后在工作和深入研究方面打下了堅實的基礎(chǔ)。 end art。 when others=null。qout(7 downto 1)。 if(reset=39。 mode:in std_logic_vector(1 downto 0)。 clk:in std_logic。首先進行加減法的設(shè)計，因為加減法是最基本的計算，而且加減法操作的顯示過程也具有典型 的代表意義，乘 法只是內(nèi)部的計算過程不同，在顯示上和加減法是一致的。 圖 乘法運算仿真圖 顯示輸 出部分 顯示部分選用 LED 發(fā)光二極管， Y1 、 Y2 、 Y 3 、 Y4 、 Y Y 6 、 Y 7 、 Y Y 9從低位到高位表示輸出結(jié)果，亮為高電平表示 1，不亮?xí)r為低電平表示 0。 圖 加法電路仿真圖 以下是本次設(shè)計的減法運算電路圖 （ 圖 ） 以及仿真圖 （ 圖 ） ： xx 大學(xué)學(xué)士學(xué)位論文 16 圖 減法電路電路圖 M=1 時是減法， 仿真： 00001011— 00000101=00000110。兩個二進制數(shù)的相減，即是加法減數(shù)的補碼，而補碼等于反碼加“ 1”，由此 可以使用加法、減法兩種功能。如上例，在最不利情況下，做一次加法運算需 4個全加器的傳輸延遲時間。 根據(jù)全加器的邏輯功能，其真值表 如表 23： 表 23 全加器真值表 輸 入 輸 出 CI A B S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A、 B為兩個加數(shù)， CI為來自低位進位， S為相加的和， CO為向相鄰高位的進位。 簡易計算機的 PLD 實現(xiàn) 11 加 /減法器部分 加法器是構(gòu)成算術(shù)運算器的基本單元，是數(shù)字計算機的重要邏輯部件。 表 21 74LS194 的控制端作用表 輸 入 輸 出 功能說明 CLR CLK 1S 0S LS RS 1?nAQ 1?nBQ 1?nCQ 1?nDQ 0 1 1 1 1 1 1 ↑ ↑ ↑ ↑ ↑ ↑ 0 1 0 1 1 0 1 0 1 1 0 0 0 1 0 1 0 0 1 nBQ nBQ A nAQ 0 nAQ nAQ nCQ nCQ B nBQ 0 nBQ nBQ nDQ nDQ C nCQ 0 nCQ nCQ 0 1 D nDQ 異步清 0 右移 右移 左移 左移 并行輸入 保持 74LS198： 74LS198 引腳圖 如圖 ， 它是具有左移、右移、清零、數(shù)據(jù)并入、并出、串入、串出等多種功能的 4 位雙向移位寄存器 ,A、 B、 C、 D、 E、 F、 G、 H 為并行輸入端，QA、 QB、 QC、 QD、 QE、 QF、 QG、 QH為并行輸出端， SLSI 為左移串行輸入端， SRSI 為右移串行輸入端， 1S 、 0S 為操作模式控制端， CLRN 為直接無條件清零端， CLK 為 時鐘脈沖輸入端， 1S 、 0S 和 CLRN 端的控制作用如上表 21。這樣 74LS198 和 74LS194 就只有寄存的功能了。寄存器是由若干個正沿 D 觸發(fā)器構(gòu)成的一次能存儲多位二進制代碼的時序邏輯電路。至于具體如何 實現(xiàn) ，下 一節(jié)會 做具體介 紹 。 總體設(shè)計 總體設(shè)計思路 對 于 計 算器的 實現(xiàn) 可以考慮分成如下三 個 主要部分： 入存儲部分 該 部分用于存 儲數(shù) 據(jù)以便于下一步的 運 行，考 慮 使用寄存器。 第三，使用 MAX－ plusⅡ 軟 件 實現(xiàn)電 路的仿真， 實現(xiàn) 相 關(guān)的 波形， 從 而可以驗證 設(shè)計 的正確性與否 。一般在電路的具體實現(xiàn)時，先組建低層設(shè)計，再進行頂層設(shè)計。 (5)提供 Megaco 系 統(tǒng)級 功能。其主要功能與特 點為 : (1)設(shè)計輸 入、 處 理、 編譯 、校 驗 、仿真、下 載 全部集成在 統(tǒng) 一的 開發(fā)環(huán) 境中，易 學(xué)易用。 近年來，電子技術(shù)飛速發(fā)展，新的電子器件也層出不窮，數(shù)字電路中 PLD 可編程序邏輯部件 )是目前應(yīng)用最靈活的器件，而 MAX + PLUSⅡ復(fù)陣列矩陣及可編程邏輯用戶系統(tǒng) )是專為開發(fā)這一系列器件的軟件中最成熟，功能最全面，適用范圍非常廣泛的軟件之一，是廣大數(shù)字系統(tǒng)設(shè)計工程師得力的開發(fā)工具。在 設(shè)計 構(gòu)思時 可以直接用 設(shè)計語 言的 語 句和格式， 寫 成源文件。比如 轉(zhuǎn)換 速度，功率 損 耗， 溫 度以及 電氣 特性等。在 這 里可以反復(fù)修改源文件，直到 滿意為止。所得到的 邏輯 函 數(shù) 不必化 簡 ，留 給計 算 機去完成。 設(shè)計構(gòu)思 將 所要 設(shè)計 的 邏輯問題變換 成 設(shè)計 文木。 FPGA FPGA是門陣列技術(shù)和可編程邏輯 器件技術(shù)發(fā)展的結(jié)果，目前有 Xilinx, Altera, Actel、他們分別采用不同的體系結(jié)構(gòu)、工藝技術(shù)和編程方法，其中 Xilinx公司的可編程邏輯單元陣列 LCA (Logic Cell Array)是目前 FPGA市場上的主流產(chǎn)品。 GAL器件是在 PAL基礎(chǔ)上發(fā)展起來的，其結(jié)構(gòu)仍是可編程的“與”陣列驅(qū)動固定的“或”陣列，只是所有 GAL器件的輸出端都有輸出邏輯宏單元 OLMC (Output Logic Macro Cell)的結(jié)構(gòu)，正是這個結(jié)構(gòu)決定了 GAL器件可重組態(tài)的功能。 PAL器件在邏輯設(shè)計中具有以下優(yōu)點 : 可編程取代傳統(tǒng)的邏輯器件，減少器件