【正文】 10。signal tt3 :integer range 0 to 10。architecture behave of paobiao is signal tt1 :integer range 0 to 10。q3:out std_logic_vector(6 downto 0))。q1:out std_logic_vector(6 downto 0)。entity paobiao is port(clk,sw,key0,key1,key2,key3,sw1,sw2:in std_logic。use 。第二個(gè)數(shù)碼管 Q2: 第三個(gè)數(shù)碼管 Q3: 第四個(gè)數(shù)碼管源代碼如下：library ieee。KEY0： 毫秒調(diào)整，按一次實(shí)現(xiàn)+1功能 KEY1：秒調(diào)整，按一次實(shí)現(xiàn)+1功能浙江大學(xué)城市學(xué)院 實(shí) 驗(yàn) 報(bào) 告 紙KEY2：分調(diào)整，按一次實(shí)現(xiàn)+1功能 KEY3：時(shí)調(diào)整，按一次實(shí)現(xiàn)+1功能 Q0。SW1=’0’時(shí)，時(shí)鐘啟動(dòng)，SW=’1’時(shí)，時(shí)鐘暫停。SW=’1’時(shí)，數(shù)碼管顯示為時(shí)，分。整個(gè)實(shí)現(xiàn)過(guò)程由一個(gè)文件實(shí)現(xiàn)。調(diào)整部分：分別用四個(gè)按鍵控制時(shí)、分、秒、毫秒的數(shù)值。數(shù)碼管輸出部分：用一個(gè)撥碼開(kāi)關(guān)控制顯示，當(dāng)sw0=0時(shí)，四位數(shù)碼管顯示秒、毫秒的計(jì)數(shù)。計(jì)數(shù)部分：采用低級(jí)影響高級(jí)的想法，類(lèi)似進(jìn)位加1的思路。二、實(shí)驗(yàn)原理用VHDL，行為級(jí)描述語(yǔ)言實(shí)現(xiàn)實(shí)驗(yàn)要求。第四篇：FPGA可調(diào)數(shù)字時(shí)鐘實(shí)驗(yàn)報(bào)告浙江大學(xué)城市學(xué)院實(shí)驗(yàn)報(bào)告紙一、實(shí)驗(yàn)要求用vhdl編程，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器用vhdl編程，實(shí)現(xiàn)60進(jìn)制計(jì)數(shù)器用vhdl編程，實(shí)現(xiàn)數(shù)字時(shí)鐘，時(shí)、分、秒、毫秒分別顯示在數(shù)碼管上。不過(guò)，這次設(shè)計(jì)經(jīng)歷必將使我受益終身，讓我明白如何更好的獲取知識(shí)，如何更好的理論聯(lián)系實(shí)際。當(dāng)然，自己的仿真技術(shù)和應(yīng)用能力還是很欠缺的，雖然完成了基本的設(shè)計(jì)要求，但是很多自己想要的擴(kuò)展功能還未能實(shí)現(xiàn)。通過(guò)本次實(shí)驗(yàn)對(duì)數(shù)電知識(shí)有了更深入的了解，將其運(yùn)用到了實(shí)際中來(lái)，明白了學(xué)習(xí)電子技術(shù)基礎(chǔ)的意義，也達(dá)到了其培養(yǎng)的目的。比如說(shuō)，無(wú)法直接從秒進(jìn)位到分和分進(jìn)位到時(shí)，并且在仿真中總是出錯(cuò)。在數(shù)字時(shí)鐘設(shè)計(jì)中，根據(jù)老師上課所講的內(nèi)容，可以用兩片集成十進(jìn)制同步計(jì)數(shù)器 74LS160D 級(jí)聯(lián)為 100 進(jìn)制，再利用其異步清零功能，可以分別實(shí)現(xiàn)小時(shí)的 24 進(jìn)制和分秒的 60 進(jìn)制。顯示功能中，小時(shí)實(shí)現(xiàn)的是 24 進(jìn)制，分和秒實(shí)現(xiàn)的是 60 進(jìn)制，通過(guò)校時(shí)電路能夠分別校對(duì)時(shí)和分。當(dāng)開(kāi)關(guān)打到另一端時(shí)，時(shí)或分的個(gè)位就單獨(dú)開(kāi)始計(jì)數(shù)，這樣就能實(shí)現(xiàn)校時(shí)功能。第一個(gè) 74LS00D 與非門(mén)的輸入端一端接清零信號(hào)，另一端接第二個(gè)與非門(mén)的輸入端，第二個(gè) 74LS00D 的輸入端一端接計(jì)數(shù)脈沖，另一端接一個(gè)單刀雙擲開(kāi)關(guān)。數(shù)字鐘應(yīng)具有分校正和時(shí)校正功能，因此，應(yīng)截?cái)喾謧€(gè)位和時(shí)個(gè)位的直接計(jì)數(shù)通路，并采用正常計(jì)時(shí)信號(hào)與校正信號(hào)可以隨時(shí)切換的電路接入其中。然后用七段顯示譯碼器 74LS47D 將 A、B兩片 74LS160N 的輸出譯碼給 LED 數(shù)碼管。：圖九 24 進(jìn)制——時(shí)計(jì)數(shù)器仿真電路（2）分鐘、秒計(jì)數(shù)——六十進(jìn)制電路仿真此電路類(lèi)似于二十四進(jìn)制計(jì)數(shù)器，采用 74LS160N 設(shè)計(jì)出一百進(jìn)制的計(jì)數(shù)器，在 60（01100000）處直接取出所有為 1 的端口，經(jīng)過(guò)輸入與非門(mén) 74LS00D，再給兩個(gè)清零端 CLR。然后用七段顯示譯碼器 74LS47D 將 A、B 兩片8U1074LS01U1174LS0112U1074LS00 GN101U8E74LS01HZS2/M2 +574LS160N 的輸出譯碼給 LED 數(shù)碼管。（1）小時(shí)計(jì)數(shù)——二十四進(jìn)制電路仿真用兩片 74LS160N（分 A 片、B 片）設(shè)計(jì)一個(gè)一百進(jìn)制的計(jì)數(shù)器，在 24（00100100）處直接取出所有為 1 的端口，經(jīng)過(guò)輸入與非門(mén) 74LS00D，再給兩個(gè)清零端 CLR。其電路圖如下：圖七 校隊(duì)電路五、實(shí)驗(yàn)方法：秒脈沖產(chǎn)生部分采用555多諧振蕩器產(chǎn)生1HZ頻率信號(hào)，作為秒脈沖及整體電路的信號(hào)輸入部分?！翱煨r(shí)”是通過(guò)開(kāi)關(guān)控制，使計(jì)數(shù)器對(duì) 1Hz 校時(shí)脈沖計(jì)數(shù)。一般電子表都具有時(shí)、分、秒等校時(shí)功能。其電路圖如下：圖六 譯碼顯示電路216。若將秒、分、時(shí)計(jì)數(shù)器的每位輸出分別送到相應(yīng)七段數(shù)碼管的輸入端，便可以進(jìn)行不同數(shù)字的顯示。用以驅(qū)動(dòng) LED 七段數(shù)碼管的譯碼器常用的有 74LS148。其電路圖如下：圖五 24 進(jìn)制時(shí)計(jì)數(shù)電路216。其電路圖如下：圖四 60 進(jìn)制分計(jì)數(shù)電路216。個(gè)位計(jì)數(shù)器由 0 增加到 9 時(shí)產(chǎn)生進(jìn)位，連在十位部計(jì)數(shù)器脈沖輸入端 CP，從而實(shí)現(xiàn) 10 進(jìn)制計(jì)數(shù)和進(jìn)位功能。當(dāng)計(jì)數(shù)到 59 時(shí)清零并重新開(kāi)始計(jì)數(shù)。其電路圖如下：圖三 60 進(jìn)制秒計(jì)數(shù)電路216。個(gè)位計(jì)數(shù)器由 0 增加到 9 時(shí)產(chǎn)生進(jìn)位，連在十位部計(jì)數(shù)器脈沖輸入端 CP，從而實(shí)現(xiàn) 10 進(jìn)制計(jì)數(shù)和進(jìn)位功能。當(dāng)計(jì)數(shù)到 59 時(shí)清零并重新開(kāi)始計(jì)數(shù)。216。 分頻器: 分頻器功能主要有兩個(gè)，一是產(chǎn)生標(biāo)準(zhǔn)秒脈沖信號(hào)，一是提供功能 擴(kuò)展電路所需要的信號(hào)，選用三片 74LS290 進(jìn)行級(jí)聯(lián)，因?yàn)槊科瑸?1/10 分頻器，三片級(jí)聯(lián)好獲得 1Hz 標(biāo)準(zhǔn)秒脈沖。 振蕩器: 通常用 555 定時(shí)器與 RC 構(gòu)成的多諧振蕩器，經(jīng)過(guò)調(diào)整輸出 1000Hz 脈沖。由振蕩器與分頻器組合產(chǎn)生秒脈沖信號(hào)。校時(shí)電路采用開(kāi)關(guān)控制時(shí)、分、秒計(jì)數(shù)器的時(shí)鐘信號(hào)為校時(shí)脈沖以完成校時(shí)。秒時(shí)鐘信號(hào)發(fā)生器可由振蕩器和分頻器構(gòu)成。發(fā)揮：增加鬧鐘功能。要求：計(jì)時(shí)、顯示精度到秒；有校時(shí)功能。這就是這次課程設(shè)計(jì)的成果，相信這些實(shí)際的操作經(jīng)驗(yàn)會(huì)是我們以后的寶貴財(cái)富。這次課程設(shè)計(jì)不僅再次復(fù)習(xí)了數(shù)字電子和模擬電子,而且讓我對(duì)于芯片的使用更加了解。我們了解了集成電路芯片的型號(hào)命名規(guī)律，懂得了沒(méi)有某種芯片時(shí)的替代方法，以及在網(wǎng)上查找電子電路資料的方法，掌握了各芯片的邏輯功能及使用方法，進(jìn)一步熟悉了集成電路的引腳安排，掌握了數(shù)字鐘的設(shè)計(jì)方法，明白了數(shù)字鐘的組成原理以及工作原理。利用兩個(gè)六十進(jìn)制和一個(gè)二十四進(jìn)制連接成一個(gè)時(shí)、分、秒都會(huì)進(jìn)位的電路總圖。在這次設(shè)計(jì)中教時(shí)電路用的是一個(gè)RS 基本觸發(fā)器的單刀雙置開(kāi)關(guān)。 24進(jìn)制電路數(shù)字鐘電路由于秒信號(hào)的精確性和穩(wěn)定性不可能坐到完全準(zhǔn)確無(wú)誤，又因?yàn)殡娐分衅渌脑驍?shù)字鐘總會(huì)產(chǎn)生走時(shí)誤差的現(xiàn)象。當(dāng)?shù)?4 個(gè)脈沖到來(lái)時(shí)就會(huì)進(jìn)行異步清零。由于74LS90D 芯片清零是由兩個(gè)清零端控制的，所以當(dāng)?shù)?4 個(gè)脈沖到來(lái)時(shí)，第一片74lLS90D芯片的Qc 為高電平。如此循環(huán)就會(huì)構(gòu)成60 十六進(jìn)制電路利用2 片74LS90D 芯片構(gòu)成24 進(jìn)制計(jì)數(shù)器。同時(shí)給第二片74ls90 構(gòu)成的6 進(jìn)制計(jì)數(shù)器進(jìn)一，第六個(gè)脈沖進(jìn)位到來(lái)時(shí)，此時(shí)第二片74ls90 芯片的觸發(fā)器的狀態(tài)為“0110”，這時(shí)QB,QC 均為高電平。此時(shí)他的四級(jí)觸發(fā)器的狀態(tài)為“1001”。74LS90D 具有異步清零功能。圖利用2 片74LS90D 芯片連接成一個(gè)六十進(jìn)制電路，電路可從0—59 顯示?！荆≧A + 2RB）C 】 可得近似為1HZ。這樣就避免了在實(shí)際組裝過(guò)程中很難買(mǎi)到當(dāng)初設(shè)定的那電阻和計(jì)算出 的電容值。其中 555 555 定時(shí)器組成的脈沖發(fā)生器由于我們要得到1HZ 的信號(hào)，所以我們就可以通過(guò)555 定時(shí)器充放電一次所需的時(shí)間的公式。通過(guò)555 定時(shí)器的這一