【正文】 僅當(dāng)最后一步余數(shù)為負(fù)時做恢復(fù)余數(shù)的操作D 當(dāng)某一步余數(shù)為負(fù)時做恢復(fù)余數(shù)的操作為了縮短指令中某個地址段的位數(shù)有效的方法是采取()A 立即尋址B 變址尋址C 間接尋址D 寄存器尋址堆棧指針 SP 的內(nèi)容是()A 棧頂單元內(nèi)容B 棧頂單元地址C 棧底單元內(nèi)容D 棧底單元地址高速緩沖存儲器 Cache 一般采取()A 隨機(jī)存取方式B 順序存取方式C 半順序存取方式D 只讀不寫方式若存儲周期 ns 每次讀出 位則該存儲器的數(shù)據(jù)傳送率為()A 字節(jié) / 秒B M 字節(jié) / 秒C 字節(jié) / 秒D M 字節(jié) / 秒半導(dǎo)體靜態(tài)存儲器 SRAM 的存儲原理是()A 依靠雙穩(wěn)態(tài)電路B 依靠定時刷新C 依靠讀后再生D 信息不再變化在不同速度的設(shè)備之間傳送數(shù)據(jù)()A 必須采用同步控制方式B 必須采用異步控制方式C 可以選用同步方式也可選用異步方式D 必須采用應(yīng)答方式掛接在總線上的多個部件()A 只能分時向總線發(fā)送數(shù)據(jù)并只能分時從總線接收數(shù)據(jù)B 只能分時向總線發(fā)送數(shù)據(jù)但可同時從總線接收數(shù)據(jù)C 可同時向總線發(fā)送數(shù)據(jù)并同時從總線接收數(shù)據(jù)D 可同時向總線發(fā)送數(shù)據(jù)但只能分時從總線接收數(shù)據(jù)二簡答題(每小題 分共 分)硬連線控制器如何產(chǎn)生微命令?產(chǎn)生微命令的主要條件是哪些?何謂中斷方式?它主要應(yīng)用在什么場合?請舉二例在 DMA 方式預(yù)處理(初始化)階段 CPU 通過程序送出哪些信息?總線的分類方法主要有哪幾種?請分別按這幾種法說明總線的分類(不算 CPU 中的寄存器級)存儲系統(tǒng)一般由哪三級組成?請分別簡述各層存儲器的作用(存放什么內(nèi)容)及對速度容量的要求中斷接口一般包含哪些基本組成?簡要說明它們的作用三名詞解釋題(每小題 分共 分)基數(shù)DRAM堆棧立即尋址方式總線邏輯地址微程序控制器同步通信方式DMA 方式隨機(jī)存取方式四計算題(分)請用補(bǔ)碼一位乘中的 Booth 算法計算 x （3）平均訪盤時間（包括尋找時間、等待時間和傳送時間）。二、選擇題１、Ｄ ２、Ａ ３、ＡＣＢＡＢＡＢＡ三、填空題１、輸入 輸出 外存 數(shù)據(jù)通信 過程控制 ２、分辨率 顏色 不同可移動 固定 不可拆卸 硬磁盤存儲 記錄 結(jié)構(gòu) 性能外存 多媒體計算機(jī) 只讀 一次 重寫A、字符 B、圖形 C、圖像四、問答題１、外存的技術(shù)指標(biāo)一般包括：（1）記錄密度（又包括道密度和位密度兩種）。為磁道的一部分，將每個磁道分成幾個小區(qū)域，此區(qū)域即為扇區(qū)。四、問答題１、外存的技術(shù)指標(biāo)一般包括哪些？２、設(shè)有16個固定磁頭的硬盤，每磁道存儲容量為62500字節(jié)，盤驅(qū)動器轉(zhuǎn)速為2400轉(zhuǎn)／分，試求最大數(shù)據(jù)傳輸率。 設(shè)備，是 不可缺少的設(shè)備。 磁頭、盤片的磁盤機(jī)，它將磁頭、盤片、電機(jī)等驅(qū)動部件讀寫電路等組裝成一個 機(jī)電一體化整體，成為最有代表性的 存儲器。A、軟盤驅(qū)動器與CPU進(jìn)行信息交換的通道口 B、存儲數(shù)據(jù)的介質(zhì)設(shè)備 C、將信號放大的設(shè)備 D、抑制干擾的設(shè)備三、填空題 設(shè)備、設(shè)備、設(shè)備、設(shè)備、設(shè)備五大類。A、硬盤轉(zhuǎn)速高，存取速度快 B、軟盤轉(zhuǎn)速快，存取速度快 C、硬盤是接觸式讀寫 D、軟盤是浮動磁頭讀寫 ，其含義為()。A、512B B、1MB，1024B C、2MB，256B D、128B MB，相當(dāng)于 。A、256位 B、16位 C、8位 D、7位 ()方式寫入。A、適配器 B、設(shè)備控制器 C、計數(shù)器 D、寄存器（）設(shè)備。第九章習(xí)題一、名詞解釋磁道：扇區(qū)：調(diào)制解調(diào)器：二、選擇題（）。（５）允許低級中斷的服務(wù)程序被高級中斷請求中斷。（３）轉(zhuǎn)向相應(yīng)中斷源的服務(wù)程序。５、答：CPU的中斷控制部件通常具有以下功能：（１）允許和禁止中斷源的請求。分級的屏蔽通常將中斷分成高低不等的中斷優(yōu)先級，優(yōu)先級高的中斷可以屏蔽優(yōu)先級低的中斷。屏蔽寄存器一般可以用指令修改，這樣系統(tǒng)軟件就可以對中斷屏蔽進(jìn)行控制。常見的中斷屏蔽方法是采用屏蔽寄存器。該中斷請求仍然保留，直到對它的屏蔽撤消時才可得到響應(yīng)。某些特殊的中斷，如虛擬存儲器管理中的頁面失效中斷，要求在指令沒有執(zhí)行完時就得到響應(yīng)，因為在發(fā)生頁面失效時，如不立即處理，就無法得到指令的操作數(shù)，該指令也就不可能執(zhí)行完成。如電源故障的中斷一般是不可屏蔽的緊急中斷。（2）中斷源的優(yōu)先級是計算機(jī)用戶根據(jù)中斷的必要性和實時性要求制定的，同時還要兼顧操作系統(tǒng)的需求。中斷程序調(diào)用的過程包括確定產(chǎn)生中斷的原因、對多個同時發(fā)生的中斷進(jìn)行裁決等，而在一般子程序調(diào)用中則沒有這種操作。子程序調(diào)用由轉(zhuǎn)移子程序的指令在地址碼中指定子程序地址。子程序調(diào)用是由轉(zhuǎn)移指令引起的。子程序調(diào)用時轉(zhuǎn)入的子程序與正在執(zhí)行的程序段是同一個程序的兩部分。由自陷（trap）指令引起，用于調(diào)用操作系統(tǒng)服務(wù)程序，如應(yīng)用程序中需要進(jìn)行輸入輸出操作時調(diào)用操作系統(tǒng)例程。用于處理各種定時操作和其他外圍設(shè)備的操作。（2）外部中斷。二、選擇題１、Ａ ２、ＢＣＢＤＢＡＤＢB三、填空題１、查詢 中斷 DMA 通道 外圍處理機(jī) ２、數(shù)據(jù)交換 CPU 中斷服務(wù)程序３、優(yōu)先級仲裁 向量 控制邏輯４、禁止中斷 程序計數(shù)器 程序狀態(tài)字寄存器 堆棧 ５、CPU 外設(shè)外圍設(shè)備 DMA控制器 內(nèi)存處理器 指令和程序 數(shù)據(jù)處理SCSI IEEE1394 標(biāo)準(zhǔn)接口串行 數(shù)據(jù)傳輸率 數(shù)據(jù)傳送 體積四、問答題１、答：（1）內(nèi)部中斷。保存CPU的工作信息，如各寄存器的值。處理多重中斷的方法，采用按優(yōu)先級的方法，在處理某級中斷時，與它同級的中斷或比它低級的中斷請求不能中斷它的處理，而比它優(yōu)先級高的中斷請求則能中斷它的處理。四、問答題１、什么是中斷源？有哪些中斷源？２、中斷的過程與子程序調(diào)用有哪些區(qū)別？３、什么是中斷優(yōu)先級？怎樣確定中斷的優(yōu)先級？ ４、什么是中斷屏蔽？５、CPU的中斷控制部件有哪些功能？ ６、什么叫中斷嵌套？ 第八章習(xí)題答案一、名詞解釋簡單的處理中斷方法，與多級中斷對應(yīng)，各種中斷的優(yōu)先級一樣。 可以通過 直接訪問，與此同時，CPU可以繼續(xù)執(zhí)行程序。一旦進(jìn)入中斷響應(yīng)過程，CPU會立即自動，并將當(dāng)前 和 的內(nèi)容保存到 中。、中斷 產(chǎn)生、中斷 等硬件支持。A、6 B、7 C、8 D、10三、填空題，CPU對外圍設(shè)備的管理除程序 方式，程序 方式外，還有 方式、方式和 方式。A、中斷嵌套 B、中斷向量 C、中斷響應(yīng) D、中斷屏蔽 ()組成。A、中斷響應(yīng)過程是由硬件和中斷服務(wù)程序共同完成的B、每條指令的執(zhí)行過程中，每個總線周期要檢查一次有無中斷請求 C、檢測有無DMA請求，一般安排在一條指令執(zhí)行過程的末尾 D、中斷服務(wù)程序的最后一條指令是無條件轉(zhuǎn)移指令，系統(tǒng)將根據(jù)中斷優(yōu)先級響應(yīng)優(yōu)先級最高的中斷請求。A、表示外設(shè)是否提出了中斷請求 B、CPU是否響應(yīng)了中斷請求 C、CPU是否正在進(jìn)行中斷處理 D、開放或關(guān)閉可屏蔽硬中斷 ，數(shù)據(jù)傳送是()。A、中斷允許 B、中斷請求 C、中斷屏斷，保存現(xiàn)場信息最有效的方法是采用()。A、能進(jìn)入中斷處理程序并能正確返回原程序 B、節(jié)省內(nèi)存C、提高處理機(jī)的速度 D、使中斷處理程序易于編制，不易出錯 ()。通常把這些傳輸線分為地址線、數(shù)據(jù)線和控制線，分別用于傳輸?shù)刂?、?shù)據(jù)和控制信號。總線有內(nèi)總線和外總線之分。５、接口是指ＣＰＵ和主存、外圍設(shè)備之間通過總線進(jìn)行連接的邏輯部件。３、分時是指在某一時刻總線只允許有一個部件將信息送上總線。第七章習(xí)題答案一、名詞解釋１、總線是能被系統(tǒng)中多個部件分時共享的一組信息傳輸線及相關(guān)邏輯。，單機(jī)系統(tǒng)中采用的總線結(jié)構(gòu)基本有、三種類型，其中 吞吐能力最強(qiáng)。，其中和結(jié)構(gòu)的計算機(jī)，I/O設(shè)備之間的信息可以由設(shè)備直接傳送，而在結(jié)構(gòu)的計算機(jī)中，卻不能直接進(jìn)行設(shè)備到設(shè)備的傳送。A、I/O接口與打印機(jī)交換信息 B、CPU與存儲器交換信息 C、CPU與I/O接口交換信息 D、CPU與PCI總線交換信息三、填空題 特性、特性、特性、特性，因此必須。A、系統(tǒng)總線、內(nèi)存總線和I/O總線 B、數(shù)據(jù)總線、地址總線和控制總線C、內(nèi)部總線、系統(tǒng)總線和I/O總線 D、ISA總線、VESA總線和PCI總線（）的計算機(jī)系統(tǒng)中，外設(shè)可以和主存儲器單元統(tǒng)一編址，因此可以不使用I/O指令。A、減少了信息傳輸量 B、提高了信息傳輸?shù)乃俣?C、減少了信息傳輸線的條數(shù)（）。寄存器與運算器之間傳遞信息的線路稱為數(shù)據(jù)通路。在CPU中可以有多種寄存器。計算機(jī)的中央處理器還可具有存儲管理、總線管理、電源管理等擴(kuò)展功能。異常處理和中斷處理。數(shù)據(jù)運算。操作控制。二、選擇題１、Ｃ ２、Ｂ ３、Ｄ ４、ＣＢＤＡ三、填空題１、指令 操作 時間 數(shù)據(jù)存儲器 指令周期A、MMX保存當(dāng)前正在執(zhí)行的一條指令 跟蹤后繼指令的地址保存處理器的狀態(tài)信息和中斷優(yōu)先級 保存CPU當(dāng)前所訪問的主存單元的地址指令寄存器 指令譯碼器 程序計數(shù)器 時序發(fā)生器 操作控制器機(jī)器周期 時鐘周期串行 指令執(zhí)行過程串行完成 并行四、問答題 １、答：指令控制?？刂破鞔鎯Φ目刂拼a，分為操作控制部分和順序控制部分。指令執(zhí)行中每一步操作所需的時間。(3)數(shù)據(jù)在運算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。(1)標(biāo)明圖中四個寄存器的名稱。現(xiàn)代的計算機(jī)系統(tǒng)廣泛采用 處理。、和。 技術(shù)的處理器。A、時鐘周期 B、指令周期 C、CPU周期 D、微指令周期三、填空題 控制，控制，控制，加工等基本功能。A、每一條機(jī)器指令由一條微指令來執(zhí)行B、每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行 C、一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 D、一條微指令由若干條機(jī)器指令組成（）。（）。A、主存地址寄存器 B、程序計數(shù)器 C、指令寄存器 D、狀態(tài)條件寄存器 （）。（16K16）= 8片 因此存儲器可分為4個模塊，每個模塊16K32位，各模塊通過A1A14進(jìn)行2：4譯碼第六章習(xí)題一、名詞解釋 指令周期： 機(jī)器周期： 微程序： 微指令： 控制寄存器二、選擇題（）。（3）采用多體交叉存儲器。（1）采用高速器件，選用存取周期小的芯片，整個存儲器的速度便可以提高。讀周期是存儲器進(jìn)行兩次連續(xù)讀操作的最少時間間隔；讀時間是從CPU給出地址有效信號到被選單元的內(nèi)容讀到數(shù)據(jù)線上的這段時間，讀周期大于讀時間。二、選擇題CDCCABACDA三、填空題容量大 速度快 成本低 多級存儲存儲容量 存取時間 存儲周期 存儲器帶寬cache 主存 磁盤 光盤高速緩沖 速度 多級 cache 指令cache和數(shù)據(jù)cache全相聯(lián) 直接 組相聯(lián)觸發(fā)器 電荷存儲器件集中式 分散式 異步式 有電荷泄漏，需定期補(bǔ)充主存 輔存 邏輯地址 物理地址 地址映射通用寄存器、cache、主存、磁盤、磁帶 4 64 256四、問答題RAM是隨機(jī)存儲器，在程序的執(zhí)行過程中既可讀出又可寫入。，將存儲空間按邏輯模塊分成段，每段又成若干個頁