【正文】 通過 SOPC Builder 添加工程所需組件，在后面做詳細(xì)介紹。 硬件系統(tǒng)結(jié)構(gòu) 俄羅斯方塊游戲是一款著名的經(jīng)典游戲，實(shí)現(xiàn)它的必要條件之一是用 VGA顯示，此外還包括 DE270開發(fā)板的按鍵控制。 包含有 VGA的驅(qū)動 的 IP Core 就 可以滿足本設(shè)計(jì)對 VGA 驅(qū)動顯示的設(shè)計(jì)要求 ， 可以通過SOPC Builder 中 Terasic Technologies Inc 直接 將 Binary_VGA_Controller_IF 組建添加到系統(tǒng)中，便可以實(shí)現(xiàn) VGA 顯示。 // VGA Blue[9:0] // the_VGA 將 VGA 輸入與輸出端口進(jìn)行匹配 .avs_s1_export_VGA_BLANK_from_the_VGA(oVGA_BLANK_N), .avs_s1_export_VGA_B_from_the_VGA(oVGA_B), .avs_s1_export_VGA_CLK_from_the_VGA(oVGA_CLOCK), .avs_s1_export_VGA_G_from_the_VGA(oVGA_G), .avs_s1_export_VGA_HS_from_the_VGA(oVGA_HS), .avs_s1_export_VGA_R_from_the_VGA(oVGA_R), .avs_s1_export_VGA_SYNC_from_the_VGA(oVGA_SYNC_N), .avs_s1_export_VGA_VS_from_the_VGA(oVGA_VS), .avs_s1_export_iCLK_25_to_the_VGA(iCLK_25), 第 14 頁 第四章 俄羅斯方塊硬件設(shè)計(jì) 系統(tǒng)需求和設(shè)計(jì)思路 在 NIOS II 開發(fā)過程中，硬件抽象層提供多種一般模式類設(shè)備，使得開發(fā)者可以高效的在系統(tǒng)中添加或使用這些設(shè)備， 在 SOPC Builder 中提供了多種 一般模式類的設(shè)備 ，例如： CPU、 SDRAM、 Flash、 JTAG UART 等。 // VGA Red[9:0] output [9:0] oVGA_G。 // VGA BLANK output oVGA_SYNC_N。 // VGA H_SYNC output oVGA_VS。 VGA接口定義 第 13 頁 定義 VGA 時(shí)鐘 信號 、 顏色定義，場、行同步信號等 ///////////////////////// VGA //////////////////////////// oVGA_CLOCK, // VGA Clock oVGA_HS, // VGA H_SYNC oVGA_VS, // VGA V_SYNC oVGA_BLANK_N, // VGA BLANK oVGA_SYNC_N, // VGA SYNC oVGA_R, // VGA Red[9:0] oVGA_G, // VGA Green[9:0] oVGA_B, // VGA Blue[9:0] ////////////////////////VGA //////////////////////////// output oVGA_CLOCK。上層模塊收到底層模塊的當(dāng)前坐標(biāo)，算出 RGB 傳給底層模塊。 在設(shè)計(jì)時(shí)，可以先設(shè)計(jì)一個(gè)底層模塊，輸入是上層模塊提供的屏幕上當(dāng)前點(diǎn)的 RGB值，輸出是向 VGA 接口輸出符合 VGA 時(shí)序的 RGB、 HS、 VS 信號，并將當(dāng)前掃描電的值輸出給上層模塊。它是從左上角開始一行接一行的掃描，掃描完一屏后又回到左上角掃描。在 CPLD 中利用計(jì)數(shù)器和 RS 觸發(fā)器，以計(jì)算出的各時(shí)序段時(shí)鐘周期數(shù)為基準(zhǔn)，產(chǎn)生不同寬度和周期的脈沖信號，再利用它們的邏輯組合構(gòu)成 圖 37中的 a、 b、 c、 d 各時(shí)序段以及 D／ A 轉(zhuǎn)換器 的空白信號 BLANK 和同步信號 SYNC。 VGA 的標(biāo)準(zhǔn)參考顯示時(shí)序如 下 圖所示。 圖 36 通用 VGA 顯示卡控制電路圖 第 12 頁 控制電路主要完成時(shí)序發(fā)生、顯示緩沖區(qū)數(shù)據(jù)操作、主時(shí)鐘選擇和 D／ A 轉(zhuǎn)換等功能；顯示緩沖區(qū)提供顯示數(shù)據(jù)緩存空間；視頻 BIOS 作為控制程序固化在顯示卡的ROM 中。 表 33 VGA 時(shí)序參數(shù)數(shù)據(jù) 通用 VGA 顯示卡系統(tǒng)主要由控制電路、顯示緩存區(qū)和視頻 BIOS 程序三個(gè)部分組成。 如下圖所示 ： 第 11 頁 圖 35 VGA 三原色 VGA 時(shí)序分析 通過對 VGA 顯示卡基本工作原理的分析可知，要實(shí)現(xiàn) VGA 顯示就要解決數(shù)據(jù)來源、數(shù)據(jù)存儲、時(shí)序?qū)崿F(xiàn)等問題，其中關(guān)鍵還是如何實(shí)現(xiàn) VGA 時(shí)序。 VGA 工業(yè)標(biāo)準(zhǔn)要求的頻率： 時(shí)鐘頻率： (像素輸出的頻率 ) 行頻： 31469Hz 場頻： （每秒圖像刷新頻率） VGA 色彩顯示 RGB 色彩模式是工業(yè)界的一種顏色標(biāo)準(zhǔn)，是通過對紅 (R)、綠 (G)、藍(lán) (B)三個(gè)顏色 通道的變化以及它們相互之間的疊加來得到各式各樣的顏色的， RGB 即是代表紅、 綠、藍(lán)三個(gè)通道的顏色，通過三種基本顏色亮度值從 0~255 不同產(chǎn)生出其他各種顏色，這種模式叫加色模式。在消隱過程中不發(fā)射電子束。從熒幕的左上 方開始向右掃描，每掃完一行圖像電子束回到下一行的最左端，每行結(jié)束后電子槍回掃的過程中進(jìn)行消隱。如果沒有，如上圖所示編號。有些不帶 VGA 接口而帶有 DVI(Digital Visual Interface 數(shù)字視頻接口）接口的顯卡，也可以通過一個(gè)簡單的轉(zhuǎn)接頭將 DVI 接口轉(zhuǎn)成 VGA 接口，通常沒有 VGA 接口的顯卡會附贈這樣的轉(zhuǎn)接頭。 VGA 接口是一種 D 型接口，上面共有 15 針空，分成三排，每排五個(gè)。 VGA 的英文全稱是 Video Graphics Array，即顯示繪圖陣列。在 ASIC 設(shè)計(jì)領(lǐng)域， Verilog HDL 語言一直就是事實(shí)上的標(biāo)準(zhǔn)。 Verilog HDL 的功能強(qiáng)可以滿足各個(gè)層次設(shè)計(jì)人員的需要。 Verilog HDL 進(jìn)行設(shè)計(jì)最大的優(yōu)點(diǎn)是其工藝無關(guān)性．這使得工程師在功能設(shè)計(jì)，邏輯驗(yàn)證階段可以不必過多考慮門級及工藝實(shí)現(xiàn)的具體細(xì)節(jié)，只需根據(jù)系統(tǒng)設(shè)計(jì)的要求施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路 。 Verilog HDL 可以用來進(jìn)行各種層次的邏輯設(shè)計(jì)，也可以進(jìn)行 數(shù)字系統(tǒng) 的邏輯綜合，仿真驗(yàn)證和時(shí)序分析等。從語法結(jié)構(gòu)上看， Verilog HDL繼和借鑒了 C 語言的很多語法結(jié)構(gòu)，兩者有許多相似之處。 Verilog HDL 是目前應(yīng)用最為廣泛的硬件描述語言 。 硬件描述語言 —— Verilog HDL Verilog HDL 是一種硬件描述語言 (hardware description language)，是 1983年由 GDA(Gateway Design Automation)公司的 Phil Moorby 首創(chuàng)的，之后 Moorby 又設(shè)計(jì)了 VerilogXL 仿真器， VerilogXL 仿真器大獲成功，也使得 Verilog HDL 語言得到推廣使用。 Nios II IDE 提供了一個(gè)統(tǒng)一的開發(fā)平臺，用于所有 Nios II 處理器系統(tǒng)。 Nios II 集成開發(fā)環(huán)境 (integrated development environment, IDE)是 Nios II 系列嵌入式處理器的基本軟件開發(fā)工具。這種設(shè)計(jì)方式 , 更加方便了各類系統(tǒng)的調(diào)試。在此基礎(chǔ)上 , 可以很快地將硬件系統(tǒng) (包括處理器、存儲器、外設(shè)接口和用戶邏輯電路 )與常規(guī)軟件集成在單一可編程芯片 中。相對于傳統(tǒng)的處理器 , Nios Ⅱ 系統(tǒng)可以在設(shè)計(jì)階段根據(jù)實(shí)際的需求來增減外設(shè)的數(shù)量和種類。本設(shè)計(jì)采用的是 Quartus II 版本進(jìn)行的系統(tǒng)開發(fā)。 SOPC Builder 評估 自動系統(tǒng)開發(fā)工具提供了強(qiáng)大的開發(fā)平臺，可構(gòu)成包括處理器、外設(shè)和存儲器接口等常用系統(tǒng)組成的總線系統(tǒng)。 SOPC Builder 避免了手動系統(tǒng)集成任務(wù)，使設(shè)計(jì)者能夠?qū)⒕性诙ㄖ朴脩暨壿嬙O(shè)計(jì)上，在更高級抽象層上進(jìn)行設(shè)計(jì)。 Quartus II 支持 Altera的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。 Quartus II 提供了更優(yōu)化的綜合和適配的功能，改善了對第三方仿真和時(shí)序分析工具的支持。 第 6 頁 開發(fā)環(huán)境 1. Quartus II Quartus II 是 Altera 公司的綜合性 PLD 開發(fā)軟件，支持原理圖、 VHDL、VerilogHDL 以及 AHDL（ Altera Hardware Description Language） 等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD 設(shè)計(jì)流程。把大容量 FPGA 的靈活性和 ASIC的市場優(yōu)勢結(jié)合起來，實(shí)現(xiàn)對于有較大批量要求并對成本敏感的電子產(chǎn)品 ，避開了直接設(shè)計(jì) ASIC 的困難。 3）基于 HardCopy 技術(shù)的應(yīng)用。這種 SOPC 系統(tǒng)是指在 FPGA 中植入軟核處理器，如： NIOS II 核等。這使得 FPGA 靈活的硬件設(shè)計(jì)與處理器的強(qiáng)大軟件功能有機(jī)地結(jié)合在一起，高效地實(shí)現(xiàn) SOPC 系統(tǒng)。 SOPC 技術(shù)主要應(yīng)用以下三個(gè)方向 ： 1）基于 FPGA 嵌入 IP 硬核的應(yīng)用。 Nios II 的硬件開發(fā)就是由用戶制定適合的 CPU 外設(shè)， Altera 公司的 SOPC Builder 提供了大量的IP Core 來加快 Nios II 外設(shè)的開發(fā)速度。 Nios II 是一種軟核（ SoftCore）處理器，軟核處理器最大的特點(diǎn)就是可由用戶需要進(jìn)行設(shè)置。SOPC（ System on a Programmable Chip）成為可編程片上系統(tǒng)，是 Altera 公司提出的一種靈活、高校的 SOC 解決方案，是一種新的軟硬件協(xié)同設(shè)計(jì)的系統(tǒng)設(shè)計(jì)技術(shù)。 因此，著名的可編程邏輯器件生產(chǎn)廠家美國 Altera 公司提出了基于 PLD 的 SOC 設(shè)計(jì)方案 —— SOPC。 第 5 頁 應(yīng)用的相關(guān)技術(shù) SOPC 技術(shù) SOPC（ SystemonaProgrammableChip） 即可編程片上系統(tǒng) ， 用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，稱作 SOPC。并且， Altera提供了更易用的 Nios II開發(fā)套件提供給客戶。對比 Nios，它的第二代 Nios II處理器更是青出于藍(lán)而勝于藍(lán)。 ⑤國內(nèi) 對 Nios的最高應(yīng)用可能是某保密項(xiàng)目，該款應(yīng)用同時(shí)使用了八個(gè) Nios軟核，把Avalon總線的多 master功能發(fā)揮的淋漓盡致。這一應(yīng)用極大的提高了視頻會議和 IP網(wǎng)關(guān)服務(wù)的可靠性。利用 Nios的定制指令功能和同步多 Master總線結(jié)構(gòu) (Avalon)，實(shí)現(xiàn)了吉比特 (Gigabite)速率碼流的可靠傳輸。 簡要介紹一下國內(nèi)外的幾款 Nios開發(fā)實(shí)例： ①無線閱讀器 把 Nios嵌入低成本 FPGA Cyclone中，有小型化和低功耗兩大特點(diǎn)，執(zhí)行數(shù)據(jù)處理和無線接收的功能。作為 Altera免費(fèi)提供的 IP(intellectual property)，根據(jù) Altera自己提供的資料， Nios II軟核在配合 Stratix II系列 FPGA的情況下，可以實(shí)現(xiàn)超過 20ODMIPS的性能表 現(xiàn)。這也是正常的。在 baidu或 google上用關(guān)鍵詞 Nios II搜索，只有一些概要性的介紹，并無具體的開發(fā)實(shí)例報(bào)道。 Nios II處理器能通過 Quartus II開發(fā)軟件中的 SOPC Builder系統(tǒng)開發(fā)工具添加到設(shè)計(jì)者的系統(tǒng)中?？梢愿鶕?jù)自己設(shè)計(jì)的特定需求選擇合適的軟核。標(biāo)準(zhǔn)版本的性能略低于快速版本，其 175MHz時(shí)鐘頻率下的運(yùn)算能力為大約90DMIPS，但只需要 占用 800個(gè)邏輯單元?？焖侔姹镜?Nios II具有最強(qiáng)的性能，其運(yùn)算能力在 175MHz時(shí)鐘頻率下可達(dá)大約 200 Dhrystone MIPS(DMIPS)。一種是 Nios II/f，快速型；第二種是 Nios II/s，標(biāo)準(zhǔn)型；第三種是 Nios II/e，經(jīng)濟(jì)型。 Nios II不同于 16位指令集的 Nios，它是真正的 32位軟核 CPU，具有 32位的指令集、 32位的數(shù)據(jù)路徑和 32位的尋址空間。 Nios II若配置在 Cyclone II中，只占用 35美分的邏輯資源，若配置在 Stratix II中，可以實(shí)現(xiàn)超過20ODMIPS的高性能表現(xiàn)。 本題研究的現(xiàn)狀 ：隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，可編程邏輯器件、 EDA 技術(shù)、嵌入式系統(tǒng)、 SOC、 SOPC、 IP、核等新概念和新技術(shù)層出不窮，新技術(shù)的應(yīng)用迅速滲透到電子、通信、信息、機(jī)械制造、儀器儀表、航空航天、家用電器等領(lǐng)域，有力地推動了社會生產(chǎn)力的發(fā)展和 社會信息化程度的提高。最近幾年出現(xiàn)了在 FPGA 片內(nèi)實(shí)現(xiàn)的軟核 CPU。它的設(shè)計(jì)必須從系統(tǒng)行為級開始自頂向下。系統(tǒng)芯片與集成電路的設(shè)計(jì)思想是不同的，它是微電子設(shè)計(jì)領(lǐng)域的一場革命。同時(shí)，由于