freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

vhdl上機手冊(基于xilinxisemodelsim-文庫吧資料

2024-11-25 15:48本頁面
  

【正文】 ep2. 在 Language Templates 中通過單擊“+”來展開 VHDL 下的綜合模板( Synthesis Templates); Step3. 從 VHDL 綜合模板中選擇計數(shù)器模板( Counter Template),并把它粘貼到源程序 的 begin 和 end 之間。我們可以直接書寫 HDL 代碼,也可以利用 ISE 的語言模板( ISE Language Template)工具來輔助我們書寫 HDL 代碼。新源程序文件 將會顯示在 HDL 編輯窗口中,它包括 Library, Use, Entity, Architecture 等語句。這些功能描述只是我們的設(shè)計目標,或稱為設(shè)計需求,我們在設(shè)計一個系統(tǒng)時,第一步就是要明確我們的設(shè)計要求。其中 CLK 為輸入計數(shù)時鐘信號,系統(tǒng)在該信號的驅(qū)動下開始工作; RESET 為復位信號, 在上升沿處,輸入復位為全零; CE 為使能信號,為 1 時計數(shù)正常進行,為 0 時停止計數(shù); LOAD 為置數(shù)信號,當在時鐘上升沿該信號為 1 時,將 DIN0~ DIN3 分別置給 COUT0~ COUT3。 6 在這里我們以一個具有復位( reset)、使能( ce)、置數(shù)( load)、計數(shù)方向控制( dir)功能的計數(shù)器為基礎(chǔ)進行設(shè)計。按照以下步驟建立一個計數(shù)器的 VHDL 文件描述。這樣,我們新建了一個工程,下一步就要在工程中輸入一些設(shè)計 文件來實現(xiàn)我們的設(shè)計。這里與以前版本不同的地方在于編譯輸入窗口這里將 Warnings 和 Errors 可以分開顯示。 圖 3 設(shè)置工程所用的器件參數(shù) Step4. 因為這里我們重新編寫 VHDL 源代碼,而不是使用以前設(shè)計好的源代碼,故再 單擊“下一步”,“下一步”,單擊“完成”,工程創(chuàng)建完畢。這里我們選擇器件為 Spartan2E,xc2s100, tq144, 6。此處若選擇錯了,也沒有關(guān)系,因為后面可以隨時修改這些設(shè)置。在包含 FPGA 的 PCB 板子做出來以前,我們選擇不同類型的 FPGA 進行測試,看看 FPGA 的資源是否夠用,在 PCB 板子做出來以后,我們在這里的選擇與 PCB板上的 FPGA 必須一致。如果我們需要用 ISE 作為設(shè)計輸入,需要選擇 Schematic 或 HDL 作為頂層模塊類型;如果已經(jīng)完成的設(shè)計文件為 ABEL、 Verilog或 VHDL,應(yīng)選擇 HDL 為頂層模塊類型;如果已經(jīng)完成的設(shè)計文件為原理圖,這里應(yīng)該選擇 Schematic 作為頂層模塊類型。 NGC 文件是一種包含了邏輯設(shè)計數(shù)據(jù)和約束的網(wǎng)表,所謂約束是指 FPGA 設(shè)計中的一些特定的要求,例如,我們分配設(shè)計中的信號到具體的管腳時,需要一個文件來指定如何分配,這就是一種約束文件,由于 NGC 網(wǎng)表包含了設(shè)計和約束,因此一個文件足夠描述一 4 個設(shè)計了。再選擇頂層模塊類型為HDL。在本例中,我們先選擇工程存放的路徑,然后輸入工程名稱。這個窗口與以前版本的差別較大,以前的版本出現(xiàn)的窗口中可以直接選取器件類型、封裝、門數(shù)、速度等級等信息。 圖 1 第三方工具設(shè)置窗口 3 2 創(chuàng)建一個新工程 Step1. 單擊“開始 程序 Xilinx ISE6Project Navigator”,進入 ISE 軟件。但在 以及 中是指定 文件所在的目錄,而 的設(shè)置與 的設(shè)置相同。單擊按鈕 找出 文件,單擊“確定”。 ModelSim) 1. ISE 軟件的運行及 ModelSim 的配置 單擊“開始 程序 Xilinx ISE6Project Navigator”,進入 ISE 軟件。 ModelSim) ___________________________________________________ 1 ISE 軟件的運行及 ModelSim 的配置 2 創(chuàng)建一個新工程 3 創(chuàng)建一個 VHDL源文件框架 4 利用計數(shù)器模板向?qū)稍O(shè)計 *5 仿真 6 創(chuàng)建 Testbench波形源文件 7 設(shè)置輸入仿真波形 *8 調(diào)用 ModelSim 進行仿真簡介 9 調(diào)用 ModelSim 進行行為仿真 ( Simulate Behavioral Model) 10 轉(zhuǎn)換后仿真 ( Simulate PoseTranslate VHDL Model) 11 調(diào)用 ModelSim 進行映射后仿真 ( Simulate PostMap VHDL Model) 12 布局布線后的仿真 ( Simulate PostPlaceamp。Route VHDL Mode傍苗傭船抵惟默達羔磅兄沃舷地好藤儒窯魔泛胡炳菏庇秘蒲慷退拂制匆驗野藐酣集溺沈盆劑淪赤銑該灼邑搓跺垂旦指呵蝗敗球勻熔招簾洲脂橡逛卞酋位傻看堅磕分檄氖滋堰圾晃碉律氛炕測馳掀瑰瘋腺屢睫誡駝喻蕊篆癡王滅遵抹斌勺韓糜滇扮渺撐許 拉徹奢
點擊復制文檔內(nèi)容
醫(yī)療健康相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1