數(shù)字電子技術(shù)基礎(chǔ)(第五版)閻石課件-文庫吧資料
2025-01-29 13:39本頁面
【正文】 （ GAL） ? 可擦除的可編程邏輯器件 （ EPLD） ? 現(xiàn)場 可編程門陣列 （ FPGA） ? PLD的編程 （ 無圖 ） ? 在系統(tǒng)可編程邏輯器件 （ ISP－ PLD） 返回 2023年 1 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 概 述 ? 圖 PLD電路中門電路的慣用畫法（ a） 與 門 ? （ b） 輸出恒等于 0的 與 門 ? （ c） 或 門 ? （ d） 互補輸出的緩沖器 ? （ e） 三態(tài)輸出的緩沖器 返回 2023年 2 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 圖 PLD電路中門電路的慣用畫法 （ a） 與 門（ b） 輸出恒等于 0的 與 門（ c） 或 門 （ d） 互補輸出的緩沖器 （ e） 三態(tài)輸出的緩沖器 返回 2023年 3 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 * 現(xiàn)場 可編程邏輯陣列（ FPLA） ? 圖 FPLA的基本電路結(jié)構(gòu) ? 圖 FPLA的 異或 輸出結(jié)構(gòu) ? 圖 時序邏輯型 FPLA的電路結(jié)構(gòu) 返回 2023年 4 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 返回 2023年 5 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 圖 FPLA的基本電路結(jié)構(gòu) 2023年 6 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 圖 FPLA的 異或 輸出結(jié)構(gòu) 返回 2023年 7 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 圖 時序邏輯型 FPLA的電路結(jié)構(gòu) 返回 2023年 8 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 PAL的與陣列是可編程的而或陣列不可編程，類似于一個已經(jīng)寫入信息的 ROM， 但它的與陣列是可編程的。 不可編程 PAL 2023年 9 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 PAL的基本電路結(jié)構(gòu) PAL器件當(dāng)中最簡單一種電路結(jié)構(gòu)形式 ,它僅包含一個可編程的 與 邏輯陣列和一個固定的或邏輯陣列 ,沒有附加其他的輸出電路 . 2023年 10 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 由圖可見 ,在沒有編程之前 ,與邏輯陣列的所有交叉點上均有熔 絲接通 .編程將有的熔絲保留 ,將無用的熔絲熔斷 ,既得到所有的電路 .它所產(chǎn)生的邏輯函數(shù)為 2023年 11 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 PAL的幾種輸出電路結(jié)構(gòu) 和反饋形式 ? 根據(jù) PAL器件輸出電路結(jié)構(gòu)和反饋方式不同 ,可將它們大致分成 : ? 1)專用輸出結(jié)構(gòu) . ? 2)可編程輸入 /輸出結(jié)構(gòu) . ? 3)寄存器輸出結(jié)構(gòu) . ? 4)異或輸出結(jié)構(gòu) , ? 5)運算選通反饋結(jié)構(gòu)等幾種類型 2023年 12 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 一 , 專用輸出結(jié)構(gòu) .由圖 PAL電路就屬于這種專用輸出結(jié)構(gòu) ,它的輸出端是一個與或門 .在有些 PAL器件中 ,輸出端還采用了與或非門結(jié)構(gòu)或者互補輸出結(jié)構(gòu) .圖 補輸出的電路結(jié)構(gòu) . 2023年 13 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 圖 具有互補輸出的專用輸出結(jié)構(gòu) 2023年 14 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 二 ,可編程輸入 /輸出結(jié)構(gòu) 它的輸出端是一個有可編程控制端的三態(tài)緩沖器 , 控制端由 與 邏輯陣列的一個乘積項給出 .同時 ,輸出 端又經(jīng)過一個互補輸出的緩沖器反饋到 與 邏輯陣 列上 . 圖 PAL的可編程輸入 /輸出結(jié)構(gòu) 2023年 15 新疆大學(xué)信息科學(xué)與工程學(xué)院 數(shù)字電路課題組 有些可編程 I/O結(jié)構(gòu)的 PAL器件中 ,在 與或 邏輯陣列的輸出和三態(tài)緩沖器之間還設(shè)置有可編程的 異或門 ,如圖 . 圖 帶有 異或 門的 可編程 輸入 /輸出結(jié)構(gòu) 2023
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1