基于eda技術(shù)的dpsk調(diào)制系統(tǒng)設(shè)計(jì)-eda-文庫吧資料
2024-08-18 22:07本頁面
【正文】 nd clk=39。architecture behav of PL_CPSK2 issignal q:integer range 0 to 3。 調(diào)制信號(hào) y :out std_logic)。 系統(tǒng)時(shí)鐘 start :in std_logic。use 。use 。end behav。end if。 基帶信號(hào)x為‘0’時(shí)，輸出信號(hào)y為f2 end if。 then y=f1。 then if x=39。 then if q(0)=39。event and clk=39。end process。 end if。139。039。q=00。f2=39。 elsif q=11 then f1=39。039。139。 then q=00。 then if start=39。event and clk=39。 2位計(jì)數(shù)器signal f1,f2:std_logic。 已調(diào)制輸出信號(hào)end PL_CPSK。 開始調(diào)制信號(hào) x :in std_logic。entity PL_CPSK isport(clk :in std_logic。use 。 圖1圖1 為系統(tǒng)框圖4 硬件電路的設(shè)計(jì)1. CPSK調(diào)制VHDL程序文件名：PL_CPSK功能：基于VHDL硬件描述語言，對(duì)基帶信號(hào)進(jìn)行調(diào)制library ieee。由于接收端恢復(fù)載波常常要采用二分頻電路，它存在相位模糊，即用二分頻電路恢復(fù)的載波有時(shí)與發(fā)送載波同相，有時(shí)反相，而且還會(huì)出現(xiàn)隨機(jī)跳變，這樣就給絕對(duì)移相信號(hào)的解調(diào)帶來困難。由以上分析可以看出，絕對(duì)移相波形規(guī)律比較簡單，而相對(duì)移相波形規(guī)律比較復(fù)雜。出現(xiàn)“0”碼時(shí)，DPSK的載波初相位相對(duì)前一碼元的終相位連續(xù)不變。出現(xiàn)“0”碼時(shí)，DPSK的載波相位即前后兩碼元的初相位相對(duì)不變。對(duì)同一個(gè)基帶信號(hào)，按向量差和相位差畫出的DPSK波形是不同的。向量差是指前一碼元的終相位與本碼元初相位比較，是否發(fā)生相位變化。2. 相對(duì)調(diào)相（DPSK） 相對(duì)調(diào)相（相對(duì)移相），即DPSK，也稱為差分調(diào)相，這種方式用載波相位的相對(duì)變化來傳送數(shù)字信號(hào)，即利用前后碼之間載波相位的變化表示數(shù)字基帶信號(hào)的。 關(guān)于CPSK波形的特點(diǎn)，必須強(qiáng)調(diào)的是：CPSK波形相位是相對(duì)于載波相位而言的。按此規(guī)定，2CPS K信號(hào)的數(shù)學(xué)表示式為 式中θ0為載波的初相位。1. 絕對(duì)調(diào)相（ CPSK ）所謂絕對(duì)調(diào)相即
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1