【正文】 兩個D觸發(fā)器）構成一個單向的移位寄存器。其中D0、DDD3為并行輸入端；Q0、Q3為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；SS0為操作模式控制端；CR為直接無條件清零端；CP為時鐘脈沖輸入端。根據移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。二、 實驗設備及器件： SACDM32數字電路實驗箱 1個 74LS74 雙D觸發(fā)器 2片 74LS04 六方向器 1片 74LS194 四位雙向通用移位寄存器 1片 三、 實驗原理： 移位寄存器是一個具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下一次左移或右移。 。 仿真圖如下： 表 56輸入輸出功能CPDRD’SD’’xx0011保持xx0101翻轉xx1010 表 57RD’SD’DCPQn+1功能Qn=0Qn=01100→101保持1→0011110→1101→010五、 實驗結論 。表55RD’SD’JKCPQn+1功能Qn=0Qn=111000→100 保持1→00011010→101置01→00011100→101置11→01111110→101翻轉1→010測試雙D觸發(fā)器74LS74的邏輯功能 （1）測試RD’、SD’的復位、置位功能 按表5—6要求改變RD’、SD’（D、CP處于任意狀態(tài)），并在RD’=0（SD’=1）或SD’=0（RD’=1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、Q’狀態(tài)，記錄。仿真圖如下： 表54輸入輸出功能CPJKRD’SD’’XXX0011不確定XXX0101置1XXX1010置0（2）測試JK觸發(fā)器的邏輯功能 按表55要求改變J、KCP端狀態(tài)，觀察Q、Q’狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新時候發(fā)生在CP脈沖的下降沿（既CP由1→0）。輸入端R’、S’按接邏輯開關，輸出端Q、Q’接電平指示器，按表53要求測試邏輯功能。了解觸發(fā)器間的相互轉換可以在實際邏輯電路的設計和應用中更充分得到的利用各類觸發(fā)器，同時也有助于更深入的理解和掌握各類觸發(fā)器的特點與區(qū)別。T和T’觸發(fā)器廣泛應用于計算電路中。如果把JK觸發(fā)器的JK端連接在一起（稱為T端）就構成了T觸發(fā)器，狀態(tài)方程為 Qn+1=T’Qn+TQn’在CP脈沖作用下，當T=0時Qn+1=Qn。主從觸發(fā)器對上述參數要求不高，但要求在CP=1期間，外加的數據信號不容許發(fā)生變化，否則將導致觸發(fā)器錯誤輸出。圖55 不同類型的觸發(fā)器對時鐘信號和數據信號的要求各不相同，一般說來，邊沿觸發(fā)器要求數據信號超前于觸發(fā)器邊沿一段時間出現（稱之為建立時間），并且要求在邊沿到來后繼續(xù)維持一段時間（稱之為保持時間）。D觸發(fā)器是在Cp脈沖上升沿觸發(fā)翻轉，觸發(fā)器的狀態(tài)取決于CP脈沖到來之前D端大的3狀態(tài)，狀態(tài)方程為 Qn+1=D本實驗采用74LS74型雙D觸發(fā)器，是上升邊沿觸發(fā)的邊沿觸發(fā)器，引腳排列如圖55所示。 圖53 74LS112引腳排列圖D觸發(fā)器是另一種使用廣泛的觸發(fā)器，它的基本結構多為維阻型。JK觸發(fā)器的狀態(tài)方程為Qn+1=JQn’+K’Qn本實驗采用74LS112型雙JK觸發(fā)器器，是下降邊沿觸發(fā)的邊沿觸發(fā)器，引腳排列如圖53所示。第二種是時鐘脈沖輸入端，用來控制觸發(fā)器翻轉（或稱作狀態(tài)更新），用CP表示（在國家標準符號中稱作控制輸入端，用C表示），邏輯符號中CP端處若有小圓圈，則表示觸發(fā)器在時鐘脈沖下降沿（或負邊沿）發(fā)成翻轉，如無小圓圈，這表示觸發(fā)器在時鐘脈沖上升沿（或正邊沿）發(fā)生翻轉。它有三種不同功能的輸入端，第一種是直接置位、復位輸入端，用R’和S’表示。在產品中應用較多的是下降沿觸發(fā)的邊沿型JK觸發(fā)器。 圖51 RS觸發(fā)器 圖52 JK觸發(fā)器JK觸發(fā)器是一種邏輯功能完善，通用性強的集成觸發(fā)器。 圖51所示電路由兩個“與非”門交叉耦合而成的基本Rs觸發(fā)器，它是無時鐘控制低電平自家觸發(fā)的觸發(fā)器，有直接置位、復位的功能，是組成各種功能觸發(fā)器的最基本單元。二． 實驗儀器SACDM32數字電路實驗箱 1個74LS00（四2與非門） 1個74LS112（雙JK觸發(fā)器） 1個74LS74（雙D觸發(fā)器） 1個三． 實驗原理 觸發(fā)器是具有記憶功能的二進制信息存貯器件，是時序邏輯電路的基本單元之一。 實驗五 觸發(fā)器一． 實驗目的：1. 掌握基本RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器的邏輯功能。+ABC 函數F有三個輸入變量A,B,C,而數據選擇器有兩個地址端A1,A0少于函數輸入變量個數，在設計時可任選A接A1，B接A0，74LS153的表達式（或功能表）與函數F對照，得出：D0=0, D1=D2=C, D3=1接線圖如圖45所示， 實驗仿真圖如下： 測試并記錄結果在表43. 表 43輸入輸出ABCF00000010010001111000101111011111 五、實驗總結 。BC+AB39。 按圖44在實驗箱上接線，利用開關74LS153功能表逐項進行測試，觀察輸出結果并記錄于表42中。 該電路的表達式為：Y=（A1`A0`D0+A1`AOD1+A1A0`D2+A1A0D3）S` 表 41輸入輸出S A1 A0 DY0 X X X1 0 0 D01 0 1 D11 1 0 D31 1 1 D4OD0D1D3D4數據選擇器的應用— 實現邏輯函數用數據選擇器實現邏輯函數，方法與譯碼器相似，只是將出現的最小項對應的數據端接入高電平，未出現的接低電平，將地址端作為自變量的輸入端，則可以實現。 1）當使能端1（2）=1時，多路開關被禁止，無輸出，Q=0。、2s39。雙4選1數據選擇器內部結構如圖42所示，引腳排列如圖43，功能表如圖41。二、 實驗設備及其器件SACDM32數字電路實驗箱 1個74LS153 1個74LS32 1個74LS40 1片三、 實驗原理 數據選擇器，也稱為多路選擇器，其作用相當于多路開關，如圖41所示。其實驗電路如下：ABCY00000010010001111