數(shù)字電子技術(shù)實(shí)驗(yàn)報(bào)告(編輯修改稿)
2024-09-01 08:51 本頁面
【文章內(nèi)容簡介】 D3D4數(shù)據(jù)選擇器的應(yīng)用— 實(shí)現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)，方法與譯碼器相似，只是將出現(xiàn)的最小項(xiàng)對(duì)應(yīng)的數(shù)據(jù)端接入高電平，未出現(xiàn)的接低電平，將地址端作為自變量的輸入端，則可以實(shí)現(xiàn)。四、 實(shí)驗(yàn)內(nèi)容1. 測(cè)試雙四選一數(shù)據(jù)選擇器的邏輯功能。 按圖44在實(shí)驗(yàn)箱上接線，利用開關(guān)74LS153功能表逐項(xiàng)進(jìn)行測(cè)試，觀察輸出結(jié)果并記錄于表42中。 實(shí)驗(yàn)仿真圖如下： 表 42 輸入輸出S’A1A0DY1XXX0000D0D0001D1D1010D2D2011D3D3 2. 用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) F=A39。BC+AB39。C+ABC39。+ABC 函數(shù)F有三個(gè)輸入變量A,B,C,而數(shù)據(jù)選擇器有兩個(gè)地址端A1,A0少于函數(shù)輸入變量個(gè)數(shù)，在設(shè)計(jì)時(shí)可任選A接A1，B接A0，74LS153的表達(dá)式（或功能表）與函數(shù)F對(duì)照，得出：D0=0, D1=D2=C, D3=1接線圖如圖45所示， 實(shí)驗(yàn)仿真圖如下： 測(cè)試并記錄結(jié)果在表43. 表 43輸入輸出ABCF00000010010001111000101111011111 五、實(shí)驗(yàn)總結(jié) 。 。 實(shí)驗(yàn)五 觸發(fā)器一． 實(shí)驗(yàn)?zāi)康模?. 掌握基本RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器的邏輯功能。2. 熟悉各觸發(fā)器的邏輯功能及相互轉(zhuǎn)換方法。二． 實(shí)驗(yàn)儀器SACDM32數(shù)字電路實(shí)驗(yàn)箱 1個(gè)74LS00（四2與非門） 1個(gè)74LS112（雙JK觸發(fā)器） 1個(gè)74LS74（雙D觸發(fā)器） 1個(gè)三． 實(shí)驗(yàn)原理 觸發(fā)器是具有記憶功能的二進(jìn)制信息存貯器件，是時(shí)序邏輯電路的基本單元之一。觸發(fā)器按功能分可分RS、JK、D、T觸發(fā)器；按電路觸發(fā)方式可分為電平觸發(fā)和邊沿觸發(fā)器兩大類。 圖51所示電路由兩個(gè)“與非”門交叉耦合而成的基本Rs觸發(fā)器，它是無時(shí)鐘控制低電平自家觸發(fā)的觸發(fā)器，有直接置位、復(fù)位的功能，是組成各種功能觸發(fā)器的最基本單元。基本RS觸發(fā)器也可以用兩個(gè)“或非”門組成，它是高電平直接觸發(fā)的觸發(fā)器。 圖51 RS觸發(fā)器 圖52 JK觸發(fā)器JK觸發(fā)器是一種邏輯功能完善，通用性強(qiáng)的集成觸發(fā)器。在結(jié)構(gòu)上可分為主從型JK觸發(fā)器和邊沿型Jk觸發(fā)器。在產(chǎn)品中應(yīng)用較多的是下降沿觸發(fā)的邊沿型JK觸發(fā)器。JK觸發(fā)器的邏輯符號(hào)如圖52所示。它有三種不同功能的輸入端，第一種是直接置位、復(fù)位輸入端，用R’和S’表示。在S’=0，R’=1或R’=0，S’=1時(shí)，觸發(fā)器不受其它輸入端狀態(tài)影響，使觸發(fā)器強(qiáng)迫置“1”（或置“0”），當(dāng)不強(qiáng)迫“1”（或置“0”）時(shí)，S’、R’都應(yīng)置高電平。第二種是時(shí)鐘脈沖輸入端，用來控制觸發(fā)器翻轉(zhuǎn)（或稱作狀態(tài)更新），用CP表示（在國家標(biāo)準(zhǔn)符號(hào)中稱作控制輸入端，用C表示），邏輯符號(hào)中CP端處若有小圓圈，則表示觸發(fā)器在時(shí)鐘脈沖下降沿（或負(fù)邊沿）發(fā)成翻轉(zhuǎn)，如無小圓圈，這表示觸發(fā)器在時(shí)鐘脈沖上升沿（或正邊沿）發(fā)生翻轉(zhuǎn)。第三種是數(shù)據(jù)輸入端，它是觸發(fā)器狀態(tài)更新的一句，用J、K表示。JK觸發(fā)器的狀態(tài)方程為Qn+1=JQn’+K’Qn本實(shí)驗(yàn)采用74LS112型雙JK觸發(fā)器器，是下降邊沿觸發(fā)的邊沿觸發(fā)器，引腳排列如圖53所示。表51為其功能表。 圖53 74LS112引腳排列圖D觸發(fā)器是另一種使用廣泛的觸發(fā)器，它的基本結(jié)構(gòu)多為維阻型。D觸發(fā)器的邏輯符號(hào)如圖54所示。D觸發(fā)器是在Cp脈沖上升沿觸發(fā)翻轉(zhuǎn)，觸發(fā)器的狀態(tài)取決于CP脈沖到來之前D端大的3狀態(tài)，狀態(tài)方程為 Qn+1=D本實(shí)驗(yàn)采用74LS74型雙D觸發(fā)器，是上升邊沿觸發(fā)的邊沿觸發(fā)器，引腳排列如圖55所示。表52為其功能表。圖55 不同類型的觸發(fā)器對(duì)時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)的要求各不相同，一般說來，邊沿觸發(fā)器要求數(shù)據(jù)信號(hào)超前于觸發(fā)器邊沿一段時(shí)間出現(xiàn)（稱之為建立時(shí)間），并且要求在邊沿到來后繼續(xù)維持一段時(shí)間（稱之為保持時(shí)間）。對(duì)于觸發(fā)邊沿陡度也有一定要求（通常要求100ns）。主從觸發(fā)器對(duì)上述參數(shù)要求不高，但要求在CP=1期間，外加的數(shù)據(jù)信號(hào)不容許發(fā)生變化，否則將導(dǎo)致觸發(fā)器錯(cuò)誤輸出。在集成觸發(fā)器的產(chǎn)品中，雖然每一種觸發(fā)器都有固定的邏輯功能，但可以利用轉(zhuǎn)換的方法得到其它功能的觸發(fā)器。如果把JK觸發(fā)器的JK端連接在一起（稱為T端）就構(gòu)成了T觸發(fā)器，狀態(tài)方程為 Qn+1=T’Qn+TQn’在CP脈沖作用下，當(dāng)T=0時(shí)Qn+1=Qn。工作在T=1時(shí)的觸發(fā)器稱為T’觸發(fā)器。T和T’觸發(fā)器廣泛應(yīng)用于計(jì)算電路中。值得注意的是轉(zhuǎn)換后的觸發(fā)器其觸發(fā)方式仍不變。了解觸發(fā)器間的相互轉(zhuǎn)換可以在實(shí)際邏輯電路的設(shè)計(jì)和應(yīng)用中更充分得到的利用各類觸發(fā)器，同時(shí)也有助于更深入的理解和掌握各類觸發(fā)器的特點(diǎn)與區(qū)別。四、 實(shí)驗(yàn)內(nèi)容1. 測(cè)試基本Rs觸發(fā)器的路基功能按圖51與非門74L00構(gòu)成基本RS觸發(fā)器。輸入端R’、S’按接邏輯開關(guān)，輸出端Q、Q’接電平指示器，按表53要求測(cè)試邏輯功能。仿真圖如下：表53R’S’Q功能Qn=0Qn=10011不確定0110置01001置11101保持測(cè)試雙JK觸發(fā)器74LS112邏輯功能（1）測(cè)試RD’、SD’的復(fù)位、置位功能 任取一只JK觸發(fā)器，RD’、SD’、J、K端接邏輯開關(guān)，CP端接單次脈沖源，Q、Q’端接電平指示器，按表54要求改變RD’、SD’（J、K、CP出于任意狀態(tài)），并在RD ’=0（SD’=1）或SD’=0（RD’=1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、Q’狀態(tài)，記錄。仿真圖如下： 表54輸入輸出功能CPJKRD’SD’’XXX0011不確定XXX0101置1XXX1010置0（2）測(cè)試JK觸發(fā)器的邏輯功能 按表55要求改變J、KCP端狀態(tài)，觀察Q、Q’狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新時(shí)候發(fā)生在CP脈沖的下降沿（既CP由1→0）。記錄。表55RD’SD’JKCPQn+1功能Qn=0Qn=111000→100 保持1→00011010→101置01→00011100→101置11→01111110→101翻轉(zhuǎn)1→010測(cè)試雙D觸發(fā)器74LS74的邏輯功能 （1）測(cè)試RD’、SD’的復(fù)位、置位功能 按表5—6要求改變RD’、SD’（D、CP處于任意狀態(tài)），并在RD ’=0（SD’=1）或SD’=0（RD’=1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、Q’狀態(tài)，記錄。 （2）測(cè)試D觸發(fā)器的羅京 按表57要求進(jìn)行測(cè)試，并觀察觸發(fā)器狀態(tài)的更新是否發(fā)生在CP脈沖的上升沿（既由0→1），記錄。 仿真圖如下： 表 56輸入輸出功能CPDRD’SD’’xx0
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1