【正文】 N N_ST=ST4。END IF。 WHEN ST2= IF DATAIN=01 THEN N_ST=ST3。END IF。 WHEN ST1= IF DATAIN=11 THEN N_ST=ST2。 END IF。 COM: PROCESS(C_ST,DATAIN) BEGIN CASE C_ST IS WHEN ST0= IF DATAIN=10 THEN N_ST=ST1。 END IF。139。 ELSIF CLK39。 THEN C_ST=ST0。 BEGIN REG: PROCESS(CLK,RST) BEGIN IF RST=39。 ARCHITECTURE behav OF MOORE1 IS TYPE ST_TYPE IS (ST0,ST1,ST2,ST3,ST4)。 Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 ENTITY MOORE1 IS PORT(DATAIN: IN STD_LOGIC_VECTOR(1 DOWNTO 0)。解：【 例 84】的改寫(xiě)如下： LIBRARY IEEE?！? end two。 end if。 then c=a。 應(yīng)改成“if sel= 39。 else c:=b。039。)”改成“)” end sam2。)。 sel:in std_loglc。 use 。 將“c=a+b”改成“c:=a+b” end。 程序 2: Architecture one of sample is variable a，b，c:integer。 end if。 ………………… Process(A, EN) Variable B: std_log ic。 68 判斷下面三個(gè)程序中是否有錯(cuò)誤，若有則指出錯(cuò)誤所在，并給出完整程序。 （2）重載算符有何用處? 用于兩個(gè)不同類(lèi)型的操作數(shù)據(jù)自動(dòng)轉(zhuǎn)換成同種數(shù)據(jù)類(lèi)型，并進(jìn)行運(yùn)算處理。 END。 END PROCESS。 THEN =(OTHERS=‘0’)。………………………（2）電平觸發(fā)復(fù)位信號(hào)……………………. ARCHITECTURE bhv 0F DFF3 IS SIGNAL :STD_LOGIC。 Q1=。 END IF。 BEGIN PROCESS(RST) BEGIN IF RST’EVENT AND RST=‘139。解：邊沿觸發(fā)復(fù)位信號(hào)要將復(fù)位信號(hào)放在進(jìn)程的敏感信號(hào)表中。第二種方法：Q=(OTHERS=‘0’)；其中 OTHERS=‘0’不需要給出信號(hào) Q 的位寬度，即可對(duì) Q 清零。信號(hào)不但可以容納當(dāng)前值，也可以保持歷史值；與觸發(fā)器的記憶功能有很好的對(duì)應(yīng)關(guān)系。變量的主要作用是在進(jìn)程中作為臨時(shí)的數(shù)據(jù)存儲(chǔ)單元。變量不能將信息帶出對(duì)它做出定義的當(dāng)前結(jié)構(gòu)。 64 說(shuō)明信號(hào)和變量的功能特點(diǎn)，以及應(yīng)用上的異同點(diǎn)。 62 δ 是什么 ?在 VHDL 中， δ 有什么用處?P152δ 是什么? 答：在 VHDL 仿真和綜合器中，默認(rèn)的固有延時(shí)量（它在數(shù)學(xué)上是一個(gè)無(wú)窮小量） ，被稱(chēng)為 δ 延時(shí)。END ONE。 COUT=QI。END IF。 計(jì)數(shù)器加一 ELSE QI=QI1。139。 ELSIF CLK39。)。 THEN 計(jì)數(shù)器異步復(fù)位 QI:=(OTHERS=39。 BEGINIF RST=39。END CNT16。 SETDATA:BUFFER INTEGER RANCE 65535 DOWNTO 0。ENTITY CNT16 ISPORT(CLK,RST,EN:IN STD_LOGIC。USE 。設(shè)計(jì)含有異步清零和計(jì)數(shù)使能的 16 位二進(jìn)制加減可控計(jì)數(shù)器。u3: LK35 PORT MAP (A1=BB,A2=CC,CLK=INCK, Q1=DD,Q2=OUT1)；u4: MUX21 PORT MAP (B=AA,A=DD,S=BB,C=E)。u2: D PORT MAP(D=BB。SIGNAL AA,BB,CC,DD: STD_LOGIC。C:OUT STD_LOGIC)。COMPONENT MUX21調(diào)用二選一選擇器聲明語(yǔ)句PORT(B,A:IN STD_LOGIC。Q:OUT STD_LOGIC)。COMPONENT D 調(diào)用 D 觸發(fā)器聲明語(yǔ)句PORT(D,C:IN STD_LOGIC。Q1,Q2:OUT STD_LOGIC)。ARCHITECTURE ONE OF MAX3256 ISCOMPONENT LK35 調(diào)用 LK35 聲明語(yǔ)句PORT(A1,A2:IN STD_LOGIC。E,OUT:OUT STD_LOGIC)。ENTITY MAX3256 ISPORT (INA,INB,INCK: IN STD_LOGIC。USE 。，寫(xiě)出頂層文件 的 VHDL 設(shè)計(jì)文件。END ARCHITECTURE ONE。u2: h_subber PORT MAP(x=d,y=sub_in,diff=diffr,s_out=f)。SIGNAL d,e,f: STD_LOGIC。c:OUT STD_LOGIC)。END COMPONENT。ARCHITECTURE ONE OF f_subber ISCOMPONENT h_subberPORT(x,y:IN STD_LOGIC。diffr,sub_out:OUT STD_LOGIC)。 USE 。頂層文件： 實(shí)現(xiàn)一位全減器LIBRARY IEEE。END PROCESS。WHEN OTHERS = NULL。s_out=39。WHEN 11 = diff=39。s_out=39。WHEN 10 = diff=39。s_out=39。WHEN 01 = diff=39。s_out=39。PROCESS(xyz)BEGIN CASE xyz ISWHEN 00 = diff=39。BEGINxyz = x amp。END ENTITY h_subber。ENTITY h_subber ISPORT(x,y:IN STD_LOGIC。USE 。END ARCHITECTURE one。END ENTITY or2a。ENTITY or2a ISPORT(a,b:IN STD_LOGIC。USE 。要求： (1) 首先設(shè)計(jì) 1 位半減器，然后用例化語(yǔ)句將它們連接起來(lái)，圖 332 中 h_suber 是半減器，diff 是輸出差，s_out 是借位輸出，sub_in 是借位輸入。END ARCHITECTURE ONE。PR02: PROCESS(CLK0)BEGINOUT1=Q。END IF。BEGINPR01: PROCESS(CLK0)BEGINIF CLK ‘EVENT AND CLK=’1’THEN Q=NOT(CL OR Q)。輸出端END ENTITY。 輸入選擇信號(hào) CLK0:IN STD_LOGIC。USE 。 D 觸發(fā)器的時(shí)序電路，試寫(xiě)出此電路的 VHDL 設(shè)計(jì)文件。END PROCESS。ELSE outy=tmp。END PROCESS。When others =null。BEGINPR01:PROCESS(s0)BEGINCase s0 is When ‘0’ =tmp=a2。輸出端END ENTITY。 輸入信號(hào) s0,s1:IN STD_LOGIC。USE 。試在一個(gè)結(jié)構(gòu)體中用兩個(gè)進(jìn)程來(lái)表達(dá)此電路，每個(gè)進(jìn)程中用 CASE 語(yǔ)句描述一個(gè) 2 選 1 多路選擇器 MUX21A。和 y=39。 時(shí)，分別有 y=39。和39。43. 圖 331 所示的是雙 2 選 1 多路選擇器構(gòu)成的電路 MUXK，對(duì)于其中 MUX21A，當(dāng) s=39。END PROCESS。WHEN OTHERS =NULL。WHEN “10” = y=c。ARCHITECTURE ART OF MUX41 ISBEGINPROCESS(s)BEGINCASE s ISWHEN “00” = y=a。 輸入信號(hào) y:OUT STD_LOGIC)。ENTITY MUX41 ISPORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。LIBRARY IEEE。EDN PROCESS。ELSE y=NULL。ELSIF (S=10) TH EN y=c。ARCHITECTURE ART OF MUX41 ISBEGINPROCESS(s)BEGINIF (S=00) THEN y=a。 輸入信號(hào) y:OUT STD_LOGIC)。ENTITY MUX41 ISPORT(s:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 LIBRARY IEE