【正文】 STATUS： IN AL， DX ；讀狀態(tài)口 TEST AL， 80H ；測(cè)試標(biāo)志位 D， JNZ STATUS ； D7=1，未就緒，繼續(xù)查詢 INC DX ； D7=0，就緒， DX指數(shù)據(jù)口 MOV AL， BUF ；變量 BUF送 AL OUT DX， AL ；數(shù)據(jù)輸出 第 6章輸入輸出系統(tǒng) 特點(diǎn)： CPU主動(dòng)查詢，執(zhí)行循環(huán)程序等待外設(shè)進(jìn)入規(guī)定狀態(tài)。 三態(tài) 緩沖器 IOR G Q D R 狀態(tài) 譯碼器 三態(tài) 緩沖器 G 8D 鎖存器 輸入 設(shè)備 +5V D7～ D0 D0 A15～ A0 STB 圖 615 查詢輸入接口 第 6章輸入輸出系統(tǒng) 配合該接口工作的相應(yīng)程序段為： MOV DX， 8000H ； DX指向狀態(tài)口 STATUS： IN A1， DX ；讀狀態(tài)口 TEST AL， O1H ；測(cè)試標(biāo)志位 D0 JNZ STATUS ； D0=0，繼續(xù)查詢 INC DX ； D0=1，就緒 , DX改 指數(shù)據(jù)口 IN A1， DX ；數(shù)據(jù)輸入 第 6章輸入輸出系統(tǒng) （ 2）查詢輸出接口。 讀入設(shè)備狀態(tài) 讀入設(shè)備狀態(tài) 準(zhǔn)備好 N Y 圖 614 程序查詢方式執(zhí)行流程圖 第 6章輸入輸出系統(tǒng) （ 1）查詢輸入接口。如果只有一臺(tái)外設(shè)，自然可用單一觸發(fā)器記錄外設(shè)狀態(tài)；若有不只一臺(tái)外設(shè)，則可使用帶有使能端的狀態(tài)寄存器，用其中 1位或 2位記錄一臺(tái)外設(shè)的狀態(tài)。 ? 狀態(tài)端口。 第 6章輸入輸出系統(tǒng) 為實(shí)現(xiàn)程序查詢方式，接口電路中除設(shè)備譯碼部件外，必須至少提供 兩個(gè)端口 ： ? 數(shù)據(jù)端口。必須由 CPU執(zhí)行程序以查詢外設(shè)的狀態(tài)，在符合條件的情況下才進(jìn)行輸入／輸出。 第 6章輸入輸出系統(tǒng) … 門 2 02H 地址總線 寫命令 IO請(qǐng)求 CPU D7~D0 A7~A0 A amp。 將圖 612中的 “三態(tài)緩沖器 ”改為 “鎖存器 ”， CPU發(fā)出的 “讀命令 ”改為 “寫命令 ”，于是得到圖 613，便可實(shí)現(xiàn)無條件傳送輸出。 第 6章輸入輸出系統(tǒng) … 門 1 01H 地址總線 讀命令 IO請(qǐng)求 CPU D7~D0 A7~A0 A amp。假定輸入設(shè)備的地址為 01H。以下程序不斷掃描 8個(gè)開關(guān)，當(dāng)開關(guān)閉合時(shí)，點(diǎn)亮相應(yīng)的 LED；掃描周期為 10ms，通過調(diào)一個(gè)子程序 DELAY來實(shí)現(xiàn)，該子程序已被省略。 在圖 611中，兩個(gè)數(shù)據(jù)端口分別支持 無條件輸入 和無條件輸出 。實(shí)現(xiàn)無條件傳送方式的軟、硬件接口電路十分簡(jiǎn)單。 第 6章輸入輸出系統(tǒng) 數(shù)據(jù)保持時(shí)間相對(duì)于 CPU的處理時(shí)間長(zhǎng)得多。外設(shè)肯定是 “空閑 ”的）。 I/O程序控制方式又分兩類： ? 無條件傳送控制方式 ? 程序查詢控制方式 第 6章輸入輸出系統(tǒng) 無條件傳送是一種最簡(jiǎn)單的輸入 /輸出控制方法，一般用于控制 CPU與低速 I/O接口之間的信息交換，在無條件傳送方式下，不需要考慮外部設(shè)備的的狀態(tài)，只需由 CPU執(zhí)行輸入或輸出指令便可完成數(shù)據(jù)傳送。 第 6章輸入輸出系統(tǒng) 程序控制方式的特點(diǎn)是： 輸入／輸出操作完全在程序控制下進(jìn)行的，用 IN和 OUT指令直接訪問 I/O端口。 實(shí)現(xiàn) I/O程序控制的基本方法是，在應(yīng)用程序中安排一個(gè)由輸入／輸出指令及其他指令所組成的程序段。 以上方式各有不同特點(diǎn)．標(biāo)志著 CPU與外設(shè)并行操作程度的逐步提高和 CPU效率的充分發(fā)揮。該方式進(jìn)一步分為： ? 無條件傳送 ? 查詢傳送 （ 2） I/0中斷控制方式 （ 3） 直接存儲(chǔ)器存取 (DMA)控制方式。當(dāng)然 或 信號(hào)的延遲也不能太長(zhǎng)，否則端口地址譯碼過早結(jié)束，也會(huì)導(dǎo)致對(duì)別的端口地址進(jìn)行誤讀寫操作，具體時(shí)序請(qǐng)參考系統(tǒng)總線的時(shí)序圖。 在采用門電路的地址譯碼電路設(shè)計(jì)中，一定要注意地址有效與讀寫操作之間的時(shí)序配合。 圖 69 74LS136內(nèi)部邏輯 圖 610可選式譯碼電路 第 6章輸入輸出系統(tǒng) （ 3）使用跳接開關(guān) 如果采用跳接開關(guān)代替 DIP開關(guān)，則可得到如圖 610所示的可選式譯碼電路。 A8A3 A3⊕ 12=l 第 6章輸入輸出系統(tǒng) 2 5 5 9 9 5 2 9 9 7 10 12 13 11 10 15 1 2 4 10 11 6 2 A11 4 5 A3 … A6 11 84 1 10 13 11 10 13 1 4 3 6 8 Y0 Y7 3 6 8 A0 A1 A2 A7 … A10 A B C +5V V DIP AEN IOW IOR 3 3 3 1 3 6 8 14 G1 12 12 =1 LS136 =1 LS136 =1 LS136 K1 K2 K3 K4 K5 K6 K7 K8 K9 G2A G2B 圖 68 用 “ 異或門 ” 組成的可選式譯碼電路 第 6章輸入輸出系統(tǒng) 1 2 3 4 5 6 7 GND VDD 14 13 12 11 10 9 8 =1 =1 =1 =1 74LS136 AEN A0 LS31 LS32 LS30 1 1 1 1 1 1 1 =1 amp。A5⊕ 5A 7⊕ 12A9⊕ 5A11⊕ 09若要使 LSl38譯碼器的 G1控制信號(hào)為 “1”，則必須使每個(gè) “異或門 ”的輸出端都為 “1”，即應(yīng)滿足下列邏輯式： G1=AEN⊕ 5 在譯碼電路圖 68中， “異或門 ”的兩個(gè)輸入端，一個(gè)接地址線或控制線，另一個(gè)接地址開關(guān)。 7P7Q+5V 0Q+5V DIP IORIOR A0 圖 67 用比較器組成的可選式譯碼電路 第 6章輸入輸出系統(tǒng) ②使用 “異或門 ”+地址開關(guān) 如果用 “異或門 ”代替比較器，則可得到圖 68所示的譯碼電路，它由 3片 “異或門 ”74LSl36， 9位 DIP開關(guān)和譯碼器 74LS138組成。 2GB2GA1GABC+5V P=Q LS688 COMP 0P 第 6章輸入輸出系統(tǒng) LS138 0Y7Y電路中使用了一片 8位比較器 74LS688，它以兩組 8位輸入端P0~7和 Q0~7信號(hào)進(jìn)行比較，形成一個(gè)輸出端 P的信號(hào)，其規(guī)則為： ? 當(dāng) P0~7≠Q(mào) 0~7時(shí)， P=1，輸出高電平。這種譯碼方式可以通過開關(guān)使接口卡的 I/O端口地址根據(jù)要求加以改變而無需改動(dòng)線路，其電路結(jié)構(gòu)形式如下。 74LS32 IOR amp。 A0 A1 74LS32 A2 A5 A=B A =B B0 B1 B2 B5 A2 A5 A4 A6 E F G H A6 A7 A8 A9 74LS85 74LS30 RD +5V +5V IOW 1 A B C D Y amp。請(qǐng)參閱 。 G1 接口芯片進(jìn)行內(nèi)部譯碼 G2A G2B AEN A9 A8 A7 A6 A5 IOW A4～ A0 DMACS（ 選中 DMA控制器 8237） INTRCS（ 選中中斷控制器 8259） T/CCS（ 選中定時(shí) /計(jì)數(shù)控制器 8253） PPICS（ 選中并行接口芯片 8255） A B C 圖 65 PC/XT主機(jī)板上的 I/O譯碼電路 第 6章輸入輸出系統(tǒng) 若接口電路中需使用多個(gè)端口地址時(shí)，則采用譯碼器譯碼比較方便。在這種方式下，我們可以選用譯碼芯片進(jìn)行譯碼。 amp。 amp。其中，圖 64(a)所示電路可譯出 2F8H讀操作端口地址，圖 64 (b)所示電路能譯出進(jìn)行讀 /寫操作的 2E2H端口地址。在固定式譯碼方式中不需要改變接口電路，可以通過接口電路中的開關(guān)、跳線器使接口卡的 I/O端口的地址根據(jù)要求加以改變。 所謂 固定式譯碼 是指接口中用到的端口地址不能更改。一般原則是把地址分為兩部分： ? 一部分是高位地址線與 CPU的控制信號(hào)組合，經(jīng)譯碼電路產(chǎn)生 I/O接口芯片的片選 信號(hào)，實(shí)現(xiàn)片間尋址； ? 另一部分是低位地址線直接連到 I/O接口芯片，實(shí)現(xiàn) I/O接口芯片的片內(nèi)尋址，即訪問片內(nèi)的寄存器。 地址譯碼電路的輸出信號(hào)，通常是低電平有效，高電平無效。它把地址和控制信號(hào)進(jìn)行組合，產(chǎn)生對(duì)芯片的選擇信號(hào)。這就是 端口地址譯碼 問題。 第 6章輸入輸出系統(tǒng) I/O端口地址譯碼 CPU為了對(duì) I/O端口進(jìn)行讀寫操作，需確定與自己交換信息的端口 (寄存器 )。 ? 一般用戶可使用 300～ 31FH地址，這是 IBMPC系列機(jī)留作實(shí)驗(yàn)卡用的。在選定 I/O端口都地址時(shí)要注意： ? 凡是被系統(tǒng)配臵所占用了的地址一律不能使用。 注意： 無論是命令、狀態(tài)還是數(shù)據(jù)，實(shí)際上都是通過 CPU與設(shè)備接口間的教據(jù)總線傳送的。 ?完成數(shù)據(jù)傳送。 ?測(cè)試設(shè)備的狀態(tài)。 第 6章輸入輸出系統(tǒng) 3． CPU執(zhí)行 IN或 OUT指令，便會(huì)向設(shè)備接口發(fā)出相應(yīng)的命令信號(hào)。 第 6章輸入輸出系統(tǒng) 2． 80286和 80386還支持 I/O端口直接與 RAM之間的數(shù)據(jù)傳送 輸入 MOV DX， PORT LES DI， Buffer_In IN SB ； 8位傳送 (INSW) ； 16位傳選 輸出 MOV DX， PORT LDS SI, Buffer_Out OUT SB ； 8位傳送 (OUTSW) ； 16位傳送 注意： 這里的輸入與輸出是對(duì) RAM而言的。系統(tǒng)主板上的 I/O端口，采用雙字節(jié)地址，并且是用 DX寄存器間接尋址方式，端口地址放在寄存器中。系統(tǒng)主機(jī)板上的 I/O端口，采用單字節(jié)地址，并且是直接尋址方式，其指令格式為： 輸入 IN AX， PORT (輸入 16位數(shù)據(jù) ) IN AL， PORT (輸入 8位 ) 輸出 OUT PORT， AX (輸出 16位 ) OUT PORT， AL (輸出 8位 ) 注： PORT是一個(gè) 8位的字節(jié)地址。 表 62 PC/XT、 PC/AT機(jī)的 I/O空間分配 第 6章輸入輸出系統(tǒng) 在 I/O指令中可采用 單字節(jié)地址 或 雙字節(jié)地址 尋址方式。 第 6章輸入輸出系統(tǒng) I/O指令 功 能 說 明 IN AL， PORT IN AX， PORT IN AL， DX IN AX， DX OUT PORT， AL OUT PORT， AX OUT DX， AL OUT DX， AX AL← （ PORT） AH,AL← （ PORT+1,PORT） AL← （ DX） AH,AL← （ DX+1,DX） （ PORT） ← AL （ PORT+1,PORT） ← AH,AL （ DX） ← AL （ DX+1,DX） ← AH,AL 單字節(jié)訪問 雙字節(jié)訪問 單字節(jié)訪問 雙字節(jié)訪問 單字節(jié)訪問 雙字節(jié)訪問 單字節(jié)訪問 雙字節(jié)訪問 表 61 8086/8088的 I/O指令 第 6章輸入輸出系統(tǒng) 地址范圍 XT I/O設(shè)備 地址范圍 AT I/O設(shè)備 000～ 020～ 040～ 06