【正文】 A8A9NCOEA10CEI /O7I /O6I /O5I /O4I /O3( 2 3 ) 2 5( 2 2 ) 2 4( 2 1 ) 2 3( 2 0 ) 2 2( 1 9 ) 2 1( 1 8 ) 2 0( 1 7 ) 1 9( 1 6 ) 1 8( 1 5 ) 1 7( 1 4 ) 1 6( 1 3 ) 1 5圖 422 2816A/2817A的引腳 第 4 章內(nèi) ?部存儲(chǔ)器 表 44 2816A/2817A引腳功能 2816A 2817A A0～ A10 地址線 地址線 OE 輸出允許 輸出允許 I/ O0～ I/ O7 數(shù)據(jù)輸入 /輸出 數(shù)據(jù)輸入 /輸出 CE 片選 片選 WE 寫(xiě)允許 寫(xiě)允許 R D Y /B U S Y ― 閑 /忙輸出 第 4 章內(nèi) ?部存儲(chǔ)器 表 45 2816A的工作方式 CE OE WE 輸入 /輸出 (I/ O0～ I/ O7) 讀 0 0 0 DOUT 維持 1 — — 高阻 字節(jié)擦除 0 1 0 DIN＝ 1 字節(jié)寫(xiě)入 0 1 0 DIN 全片擦除 0 ＋ 10 ～＋ 15 V 0 DIN＝ VIN 無(wú)操作 0 1 1 高阻 R/ W 禁止 1 1 0 高阻 第 4 章內(nèi) ?部存儲(chǔ)器 表 46 2817A的工作方式 CE OE WE R D Y /B U S Y 輸入 /輸出 ( I / O0 ～ I / O 7 ) 讀 維持 字節(jié)寫(xiě)入 0 1 0 0 — 1 1 — 0 高阻 高阻 D OL D OUT 高阻 D IN 全片擦除 字節(jié)寫(xiě)入前自動(dòng)擦除 第 4 章內(nèi) ?部存儲(chǔ)器 2816/2816A在引腳上與 2716/6116兼容 ， 引腳數(shù)為 24腳 。 作為程序存儲(chǔ)器 ， 允許按程序存儲(chǔ)器連接方法編址；作為數(shù)據(jù)存儲(chǔ)器 ， 允許按數(shù)據(jù)存儲(chǔ)器連接方式或 I/O端口編址； (5) 編程寫(xiě)入 (含擦除 )時(shí)間為 ms級(jí)，讀出時(shí)間僅為 ns級(jí)。 (3) 引腳信號(hào)與 RAM、 EPROM兼容 ， 能方便地在不同種類存儲(chǔ)器之間傳送數(shù)據(jù) 。 這些芯片的一些共同應(yīng)用特征如下： (1) 工作電壓和擦除電壓均為＋ 5V。由于浮空多晶硅柵累積和泄放電荷的方法不同，因此存儲(chǔ)體操作上的顯著差別是 E2PROM可以以字節(jié)為單位或以整片為單位在線改寫(xiě)。 控制線 5條 ， 分別為輸出允許OE、 芯片允許 CE、 工作電壓 VCC(＋ 5V)、 編程電源 VPP、 地GND。 數(shù)據(jù)線 8條 ，O0～ O7， 讀出時(shí)用作輸出線 ， 編程時(shí)用作輸入線 。 第 4 章內(nèi) ?部存儲(chǔ)器 片選與編程邏輯OE列譯碼行譯碼A0～ A10地址輸入CEVCCVPP地輸出緩沖器讀出放大2 K 8 位存儲(chǔ)矩陣( a )101234567891112242322212019181716151413A7A6A5A4A3A2A1A0O0O1O2GNDVCCA8A9VPPA10O7O6O5O4O3CEOE( b )數(shù)據(jù)輸出＝ O0～ O7圖 420 Intel 2716內(nèi)部結(jié)構(gòu)與引腳 第 4 章內(nèi) ?部存儲(chǔ)器 24條引腳分配如下：地址線 11條 ， A0～ A10， 用于尋址片內(nèi)2KB存儲(chǔ)單元 。 Intel 2716是一個(gè) 2KB的 EPROM芯片，使用 NMOS工藝制成，24腳雙列直插封裝，規(guī)則電源＋ 5V，編程電源＋ 25V。 倘若使用 2537A紫外線燈 (功率 12?000?μW/cm2)，接近窗口直射 Intel 2716這一類 EPROM， 約 20分鐘左右就可以擦除完 。 擦除過(guò)程和紫外線強(qiáng)度有密切關(guān)系 ， 如果是日常陽(yáng)光照射或熒光燈照射 ，浮空柵上的電荷泄漏約需 3年 。 第 4 章內(nèi) ?部存儲(chǔ)器 P＋P＋浮空多晶硅柵S DN 襯底圖 419 EPROM基本存儲(chǔ)電路 第 4 章內(nèi) ?部存儲(chǔ)器 EPROM存儲(chǔ)芯片上方有 1個(gè)石英玻璃窗口用于受光照擦除 。用戶使用前要先寫(xiě)入。二進(jìn)制數(shù)的存放規(guī)則是浮空柵極上無(wú)電荷代表“ 1”(或“ 0”)；浮空柵極上有電荷代表“ 0”(或“ 1”)。它的一種基本存儲(chǔ)電路如圖 419所示。 地址線并聯(lián)連接 ， 依舊為 4根；數(shù)據(jù)線單獨(dú)引出 ， 形成 8根 D0～ D7；片選 連在一起 ， 形成 1條 端 。 圖中按 16個(gè) 1位字 0101 0011 1110 1000設(shè)計(jì)制造 。 行地址譯碼器輸出用作字選線 ， 列地址譯碼器輸出用作控制三態(tài)門(mén) 。 第 4 章內(nèi) ?部存儲(chǔ)器 只讀存儲(chǔ)器 ROM 掩膜 ROM 掩膜 ROM由生產(chǎn)廠家按照預(yù)定的設(shè)計(jì)內(nèi)容制造 ， 可以使用二極管 、 雙極型晶體管或 MOS管構(gòu)成 ， 工作原理相同 。 (2) 同步刷新方法：在每一個(gè)指令周期中 ， 利用 CPU不訪問(wèn)存儲(chǔ)器的時(shí)間間隔內(nèi)刷新 ， 從而去掉了專門(mén)用于刷新的時(shí)間 ， 有利于提高存取速度 ， 線路也較為簡(jiǎn)單 ， 使用較多 。 刷新控制器用于在兩個(gè)要求同時(shí)出現(xiàn)時(shí) ， 優(yōu)先安排刷新 。刷新控制器用于解決它們之間的競(jìng)爭(zhēng)，解決的方法有 3種，如圖 417所示。 圖 416(c)是另一種分散刷新方式 ， 它把刷新周期安排在存儲(chǔ)器讀 /寫(xiě)周期內(nèi) ， 安排在訪問(wèn)存儲(chǔ)器總線空閑的時(shí)候進(jìn)行 。 如果 1個(gè)讀 /寫(xiě)周期為 ， 1個(gè)刷新周期也為 ，那么刷新間隔僅 ， 對(duì)于 64 64位矩陣 ， 只需 64行 ， 即將整個(gè)存儲(chǔ)體刷新一遍 。 它避免了集中一段時(shí)間專門(mén)刷新操作 ， 把刷新操作分散在讀 /寫(xiě)周期后進(jìn)行 。 集中刷新如圖 416(a)所示 。 其中刷新周期 64個(gè) ， 需時(shí) ；讀 /寫(xiě)周期 4936個(gè) ， 需時(shí) 。 由于 CPU執(zhí)行讀 /寫(xiě)周期時(shí)不刷新 ， 執(zhí)行刷新周期時(shí)不讀/寫(xiě) ， 因此這種刷新方式存在的問(wèn)題是 CPU等待刷新而不能讀 /寫(xiě)的時(shí)間過(guò)長(zhǎng) ， 直接影響了系統(tǒng)工作速度 。 這種方式的特點(diǎn)是把一個(gè)刷新間隔 (如 2ms)分做兩段使用 ， 第 1段時(shí)間用于讀 /寫(xiě)操作 ， 第 2段時(shí)間 (如 8～ 20μs)專門(mén)用于對(duì)所有基本存儲(chǔ)電路刷新 。 DRAM的刷新方式有定時(shí)集中刷新、分散刷新兩種。 刷新命令將 4組全部選中 ， 片內(nèi) 5位行地址信號(hào)將選中32 32位矩陣中的 1行 。 為了實(shí)現(xiàn) 8位二進(jìn)制數(shù)的存取 ， 通常將芯片分成 4組 ，每組 8片 。 全部刷完需 32次 。 第 4 章內(nèi) ?部存儲(chǔ)器 1K 1位 DRAM芯片內(nèi)部存儲(chǔ)體采用 32 32位矩陣結(jié)構(gòu) ， 使用 5條地址線進(jìn)行寫(xiě)操作與刷新操作 。 刷新過(guò)程有兩個(gè)明顯的特征：其一是刷新總線周期與寫(xiě)總線周期相同 ，只是存儲(chǔ)器不再和數(shù)據(jù)總線相連；其二是刷新按行進(jìn)行 ， 1個(gè)刷新總線周期內(nèi)刷新 1行 ， 全部刷完 128 128位矩陣結(jié)構(gòu)的存儲(chǔ)體需 128次 。 當(dāng)溫度升高時(shí) ， 電容上的漏電更為嚴(yán)重 ， 比如溫度每升高 10℃ ， 漏電流將增加 1倍 。 WE是該芯片惟一的控制端 ， 沒(méi)有片選信號(hào)端 。 數(shù)據(jù)輸入線 DIN和數(shù)據(jù)輸出線 DOUT分開(kāi)設(shè)置 ， 有鎖存功能 ， 由WE信號(hào)端控制 。 經(jīng)過(guò) 1/4 I/O門(mén)電路選中 1個(gè)單元 ， 這個(gè)單元就用于讀 /寫(xiě) 。 第 4 章內(nèi) ?部存儲(chǔ)器 鎖存在列地址鎖存器中的 7位列地址 A14～ A8用于在 128 128位矩陣中選中 1列 。 鎖存在行地址鎖存器中的 7位行地址會(huì)同時(shí)加到 4個(gè)矩陣上 ， 即每個(gè)矩陣都有 1行被選中 ， 每次總共可以選中 4行 。 余下的 7位地址 A0～ A6經(jīng)譯碼后產(chǎn)生 128個(gè)行選擇信號(hào) ， 用于選擇 128 128位矩陣中的 1行 。 第 4 章內(nèi) ?部存儲(chǔ)器 芯片內(nèi)部的 4個(gè) 128 128位矩陣被兩個(gè)列譯碼器分開(kāi) ， 每邊各 2個(gè) 128 128位矩陣 。顯然，為了從 8條地址線上獲得 16位地址信息，行列地址選通和行列地址信息要同步。 第 4 章內(nèi) ?部存儲(chǔ)器 1 2 8 1 2 8 位存儲(chǔ)矩陣1 /1 2 8譯碼器1 2 8 1 2 8 位存儲(chǔ)矩陣128 位讀出放大器 128 位讀出放大器1 /2 ( 1 /1 2 8列譯碼器 )1 /2 ( 1 /1 2 8列譯碼器 )128 位讀出放大器 128 位讀出放大器1 2 8 1 2 8 位存儲(chǔ)矩陣1 /1 2 8譯碼器1 2 8 1 2 8 位存儲(chǔ)矩陣 1 / 4I /O門(mén)8 位地址鎖存器A0A1A2A3A4A5A6A7輸出緩沖器DOUT行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫(xiě)允許時(shí)鐘緩沖器數(shù)據(jù)輸入緩沖器R A SC A SWEDIN圖 414 Il 2164A內(nèi)部結(jié)構(gòu) 第 4 章內(nèi) ?部存儲(chǔ)器 12345678161514131211109NCDINWER A SA0A2A1VDDVSSC A SDO U TA6A3A4A5A7A0～ A7R A SC A SWEDINDO U T行譯碼鎖存列譯碼鎖存R A SA0～ A7C A S( a ) ( b ) ( c )R A S ：行選通；C A S ：列選通；WE ：寫(xiě)允許；DI N ：數(shù)據(jù)輸入；DO U T ：數(shù)據(jù)輸出；VDD ：＋ 5 V ；VS S ：地；A0～ A7：地址輸入圖 415 Il 2164A引腳、邏輯符號(hào)和地址分時(shí)輸入 第 4 章內(nèi) ?部存儲(chǔ)器 16條地址線被分成行地址和列地址兩部分，每一部分 8條。芯片采用 16腳雙列直插封裝，和其它許多集成電路芯片比，引腳較少。該芯片存儲(chǔ)容量 64K 1位，內(nèi)有 65?536個(gè)單管動(dòng)態(tài)基本電路，為便于刷新，劃分成 4個(gè) 128 128位的存儲(chǔ)矩陣。集成時(shí)要把電容 C做得比分布電容 CD小，這樣可以節(jié)省面積。 第 4 章內(nèi) ?部存儲(chǔ)器 圖 412 Intel 6116 芯片結(jié)構(gòu)及邏輯符號(hào) 行選譯碼A0～ A10WED0～ D7CEOE1 2 8 1 2 8控制 列選譯碼D0～ D7A4～ A10OEWECS A0～ A3( a ) ( b )第 4 章內(nèi) ?部存儲(chǔ)器 DRAM 1． 單管動(dòng)態(tài)存儲(chǔ)電路 單管動(dòng)態(tài)存儲(chǔ)電路如圖 413所示，由一個(gè)電容 C和一個(gè)管子T1組成，有 1條字選線、 1條數(shù)據(jù)線，數(shù)據(jù)線上存在著分布電容CD。 I/O緩沖和控制電路受 CE(芯片允許，低電平有效 )、 WE(低電平寫(xiě)有效，高電平讀有效 )、 OE(輸出允許，低電平有效 )的控制。地址線有 11根，即A0～ A10，其中行地址線 7根，列地址線 4根，每根列地址線控制一組 8位一起進(jìn)行讀 /寫(xiě)操作。 第 4 章內(nèi) ?部存儲(chǔ)器 圖 411 Intel 2114引腳和結(jié)構(gòu) 1A62A53A44A356789A0A1A2GNDCS181716151413121110VCCA7A8A9D1D2D3D4WE( a )6 4 6 4行選譯碼A3～ A8列選譯碼控制D0～ D3Y0Y15…A0A1A2A9WECS( b )第 4 章內(nèi) ?部存儲(chǔ)器 Intel 6116是 2?KB CMOS SRAM存儲(chǔ)芯片， 24引腳雙列直插封裝，其內(nèi)部結(jié)構(gòu)和邏輯符號(hào)如圖 412所示。數(shù)據(jù)線有 4根，一組 4位的每一位有