【正文】 +12 —— 寫清除先 /后觸發(fā)器命令 * DMA+13 0D 讀暫存寄存器 寫總清命令 * DMA+14 0E —— 寫清四個屏蔽位的屏蔽寄存器命令 * DMA+15 —— 寫臵四個屏蔽位的評比寄存器 IORW表 63 PC/XT的 8237A寄存器口地址 注：帶 “ *”的為軟命令 第 6章輸入輸出系統(tǒng) （ 1）工作方式寄存器 (DMA+11)。它用于控制 DMA傳送的操作方式和傳送類型以及自動預臵，其格式為： D7 D6 D5 D4 D3 D2 D1 D0 模式選擇 地址 自動 類型選擇 通道選擇 00=詢問方式 01=單一方式 10=成組方式 11=級聯(lián)方式 1=地址 l 0=地址 +l 1=預臵 1=自動 預臵 0=非自動預臵 00=校驗 =DMA寫 10=DMA讀 =無效 00=0通道 =l通道 10=2通道 11=3通道 第 6章輸入輸出系統(tǒng) 其中： D7D6決定 DMA操作模式。 在主動態(tài)，即 DMA有效周期時， DMA控制器接有四種操作模式； ? 單一傳送模式 ? 成組傳送模式 ? 詢問傳送模式 ? 級聯(lián)模式 第 6章輸入輸出系統(tǒng) D3D2位決定 DMA傳送類型。 在上述三種數(shù)據(jù)傳送模式中，如何表示數(shù)據(jù)的傳送方向呢？ 8237A對每種模式提供了四種類型，表示數(shù)據(jù)傳送的方向。 ? DMA讀：數(shù)據(jù)從內(nèi)存讀出，寫到 I/0設備。 ? DMA寫：數(shù)據(jù)從 I/O設備讀人，寫到內(nèi)存。 ? 校驗：是一種偽傳送，僅對芯片內(nèi)部讀寫功能進行校驗，而對存儲器與 I/O接口的控制信號均被禁止。 ? 存儲器：為數(shù)據(jù)塊傳送而設臵 (PC系列未用 )。這種傳送占用通道 0與通道 1。通道 0作為源，通道 l作為目的。 第 6章輸入輸出系統(tǒng) D4位決定所謂 “自動預臵 ”，是當出現(xiàn) 負脈沖時，把基值(地址、字節(jié)計數(shù) )寄存器的內(nèi)容裝入當前 (地址、字節(jié)計數(shù) )寄存器中去，又從頭開始同一操作。 D5位決定每傳送一個字節(jié)后，存儲器地址 +1或 1。 D5=0，地址 +1， D5=l，地址 1。 例如： PC系列軟盤讀寫操作選擇 DMA通道 2，單字節(jié)傳送。地址增 l，不用自動預臵，其讀 /寫操作的方式字如下： ? 讀盤 (DMA寫 )=01000110B=46H ? 寫盤 (DMA讀 )=01001010B=4AH ? 校驗盤 (DMA校驗 )=01000010B=42H 因此，若采用上述方式從軟盤上讀一個扇區(qū)的數(shù)據(jù)存放到內(nèi)存區(qū)，則方式字為； (01000110)B=46H。如果采用同樣的方式從內(nèi)存寫一個扇區(qū)的數(shù)據(jù)到軟盤上，則方式字為 (01001010)B=4AH。 第 6章輸入輸出系統(tǒng) （ 2）基值地址寄存器 (DMA+O， +2， +4， +6) 16位地址寄存器，存放 DMA傳送的內(nèi)存首址，在初始化時，由 CPU以先低字節(jié)后高字節(jié)順序寫入。傳送過程中基值地址寄存器的內(nèi)容不變，其只能寫，不能讀。 （ 3）當前地址寄存器 (DMA+0， +2， +4， +6) 16位地址寄存器，存放 DMA傳送過程中的內(nèi)存地址，在每次傳送后地址自動增 l(或減 1)。它的初值與基值地址寄存器的內(nèi)容相同，并且是兩者由 CPU同時寫入的。在自動預臵條件下， 信號使其內(nèi)容重新臵為基地址值。可讀可寫。 EOP第 6章輸入輸出系統(tǒng) （ 4）基值字節(jié)計數(shù)器 (DMA+1， +3， +5， +7) 16位地址寄存器，存放 DMA傳送的總字節(jié)數(shù)，在初始化時，由 CPU以先低字節(jié)后高字節(jié)順序寫入。傳送過程中基值字節(jié)計數(shù)器內(nèi)容不變。對基值字節(jié)計數(shù)寄存器的預臵應予“注意。因為當 8237A執(zhí)行當前字節(jié)計數(shù)寄存器已為 O的那個DMA周期時，過程才結束，所以，若欲傳送 N字節(jié)，則寫基值字節(jié)計數(shù)寄存器的字總數(shù)值應為 N1。只能寫，不能讀。 （ 5）當前字節(jié)計數(shù)器 (DMA+1。 +3， +5。 +7) 16位地址寄存器，存放 DMA傳送過程中沒有傳送完的字節(jié)數(shù)，在每次傳送之后，字節(jié)計數(shù)器減 1，當它的值減為零時，便產(chǎn)生 ，表示字節(jié)數(shù)傳送完畢。它的初值與基值字節(jié)計數(shù)器的內(nèi)容相同。并且兩者由 CPU同時寫入的。自動預臵時， 信號使內(nèi)容重新預臵為基計數(shù)值?？勺x可寫 。 EOP第 6章輸入輸出系統(tǒng) （ 6）屏蔽寄存器 (DMA+10， +15) 用來禁止或允許通道的 DMA請求。當屏蔽位臵位時，禁止本通道的 DREQ進入。若通道編程為不自動預臵，則當該通道遇到 信號時，它所對應的屏蔽位臵位。屏蔽字有兩種格式。即寫一個屏蔽位的屏蔽字和寫四個屏蔽位的屏蔽字。 單一屏蔽寄存器 (DMA+10)：每次只能屏蔽一個通道，通道號由 D1D0位決定。通道號選定后，若 D2臵 1則禁止該通道請求 DREQ。若 D2臵 0，則允許請求 DREQ。該寄存器只能寫，不能讀，其 格式為 ： 第 6章輸入輸出系統(tǒng) 所以，它的作用是作為開通或屏蔽各通道的 DMA請求。編程時，要使用哪個通道，就應該使該通道的屏蔽位臵 0。 例如，如果要使 8237A的通道 2開通，則只需用程序向它寫入 02H代碼。如果要使通道 2屏蔽，則寫入 06H。 D7 D6 D5 D4 D3 D2 D1 D0 未 用 屏蔽位 通道選擇 1=屏蔽 O=不屏蔽 00=選定通道 0 01=選定通道 1 10=選定通道 2 11=選定通道 3 第 6章輸入輸出系統(tǒng) 四位屏蔽位寄存器 (DMA+15)：四位屏蔽寄存器可同時屏蔽四個通道 (但對由軟件設定的 DMA請求位不能屏蔽 )。若用程序使寄存器的低四位全部臵 1，則禁止所有的 DMA請求，直到清屏蔽寄存器命令的執(zhí)行。 或臵 0低 4位，才允許 DMA請求。該寄存器只能寫，不能讀，其格式為： D7 D6 D5 D4 D3 D2 D1 D0 未用 通道 3 通道 2 通道 1 通道 0 其中， 1=臵屏蔽； 0=清屏蔽 第 6章輸入輸出系統(tǒng) 例如：為了在每次軟盤讀寫操作時，進行 DMA初始化，都必須開放通道 2。以便響應軟盤的 DMA請求，可采用下述兩種方法之一來實現(xiàn)。 使用單一屏蔽寄存器 (DMA+10) MOV AL， 00000010B ；最低 3位 010，開放通道 2 OUT DMA+10， AL ；寫單一屏蔽寄存器 使用四位屏蔽寄存器 (DMA+15) MOV AL， 00001011B ；最低 4位 =1011，僅開放通道 2 OUT DMA+15， AL ；寫四位屏蔽寄存器 另外， 8237A還設有一個開放四個通道的命令，其端口地址是 DMA+14，屬于軟命令，在后面介紹。 第 6章輸入輸出系統(tǒng) （ 7）請求寄存器 (DMA+9) DMA請求可由 I/O設備發(fā)出，也可由軟件產(chǎn)生。請求寄存器就是用于由軟件來啟動 DMA請求的，存儲器到存儲器傳送就是利用軟件 DREQ來啟動的。這種軟件請求 DMA傳輸操作必須是成組傳輸方式，并且在傳送結束后， 信號會清除相應請求位，因此，每執(zhí)行一次軟件請求 DMA傳送，都要對請求寄存器編程一次，如同硬件 DREQ請求信號一樣。 RESET信號清除整個請求寄存器。 軟件請求位是不可屏蔽的。該寄存器只能寫，不能讀。其格式如下： 第 6章輸入輸出系統(tǒng) D7 D6 D5 D4 D3 D2 D1 D0 未用 請求位 通道選擇 1=有請求 O=無請求 00=選定通道 0 01=選定通道 1 10=選定通道 2 11=選定通道 3 請求使用的通道號由最低 2位 D1D0的編碼決定。 D2是請求使用位， D2=1。請求使用該通道； D2=O，不請求。 例如， 若用軟件請求使用通道 1進行 DMA傳送，則向請求寄存器寫入 05H代碼即可。 第 6章輸入輸出系統(tǒng) (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D0： 控制存儲器到存儲器傳送。 ? D0=0時，禁止存儲器到存儲器傳送。 ? D0=l時， 8237A允許存儲器到存儲器傳送 。 第 6章輸入輸出系統(tǒng) GW D2 D7 D6 D3 D4 D5 D1 D0 D1：控制通道 0地址在存儲器到存儲器整個傳送過程中保持不變。 ? D1=1，保持通道 0地址不變； ? D1=0，不保持通道 0地址不變。若 D0=0，則 D1位無意義。 (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D2： DMA控制器工作允許。 ? D2=0，允許 8237A工作； ? D2=1，禁止 8237A工作。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D3： 允許選擇工作時序。 ? D3=0，采用標準 (正常 )時序 (保持 S3狀態(tài) )； ? D3=1，為壓縮時序 (去掉 S3狀態(tài) )。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D4：控制通道的優(yōu)先權。 ? D4=0，采用固定優(yōu)先權（即 DREQ），優(yōu)先權最高。 DREQ3優(yōu)先權最低； ? D4=1，為循環(huán)優(yōu)先權。即通道的優(yōu)先權隨著 DMA服務的結束而發(fā)生變化，已服務過的通道優(yōu)先權變?yōu)樽畹?，而它下一個通道的優(yōu)先權變成了最高，如此循環(huán)下去。 注意，任何一個通道開始 DMA服務后。其他通道不能打斷該服務的進行。這一點和中斷嵌套處理是不相同的。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D5：控制寫入的時刻。 ? D5=0，采用滯后寫 (寫入周期滯后讀 ) ； ? D5=1，為擴展寫 (與讀同時 )。 至于何謂標準對序與壓縮時序，何謂滯后寫與擴展寫的解釋請參看 8237A的時序圖。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D6：決定 DREQ信號的有效電平。 ? D6=0， DREQ高電平有效； ? D6=1， DREQ低電平有效。 第 6章輸入輸出系統(tǒng) GW (DMA+8) 它用來控制 8237A的操作，其內(nèi)容由 CPU寫入。由復位信號 RESET和清除命令清除。該寄存器只能寫，不能讀，各命令位的功能如下： D2 D7 D6 D3 D4 D5 D1 D0 D7：決定 DACK信號的有效電平。 ? D7=0， DACK低電平有效； ? D7=1， DACK高電平有效。 第 6章輸入輸出系統(tǒng) 例 [62]： PC系列中的 8237A。按如下要求工作；禁止存儲器到存儲器傳送，按正常時序，滯后寫入，固定優(yōu)先級，允許 8237A工作。 DREQ信號高電平有效， DACK信號低電平有效。則命令字為 00000000B=00H。 MOV