微機(jī)原理課件-第5章n-資料下載頁
2025-01-20 05:30本頁面
【正文】 擴(kuò)展 構(gòu)成一個容量為 M N位的存儲器，如果使用 m n的芯片，則需要的芯片數(shù)為： (M/m) (N/n) 例：用 Intel2164構(gòu)成容量為 128KB的內(nèi)存； 64Kb8 64Kb8 D0～ D7 A0～ A15 A16 譯碼電路 圖 523 字位擴(kuò)展應(yīng)用舉例示意圖 CPU內(nèi)部寄存器 高速緩存 Cache SRAM SSRAM 內(nèi)存 DRAM SDRAM 虛擬存儲（硬盤） 微機(jī)存儲器的層次結(jié)構(gòu) 35 高速緩沖存儲器 cache 例：主頻為 733MHz的 PⅢ ，一次指令執(zhí)行時間為，同時期的內(nèi)存 SDRAM存取時間為 7ns； 解決方法： 1. 在基本總線周期中插入等待周期 2. 采用快速 SRAM 3. 在 CPU與 DRAM中插入小規(guī)模高速 SRAM，即cache 中央處理器 Cache 主存 Cache的工作原理 存儲體系的實(shí)現(xiàn)依據(jù)： 程序運(yùn)行時，在時間上的局部性和空間上的局部性 : 1. 時間上的局部性：最近的未來要用的指令和數(shù)據(jù)可能是正在使用的指令和數(shù)據(jù)，因?yàn)槌绦虼嬖谘h(huán)、時間上鄰近。 2. 空間上的局部性：最近的未來要用的指令和數(shù)據(jù)可能與現(xiàn)在使用的指令和數(shù)據(jù)在空間上是鄰近的，因?yàn)榇蟛糠种噶钍琼樠鎯Φ摹? Cache的基本工作原理 1. 存儲 組織： cache和主存分成大小相同的塊。 2. cpu給出主存地址，其中塊號送到主存 — cache地址映像變換機(jī)構(gòu)，在此處判斷該塊號是否在 cache中命中。 3. 若 cache命中，則地址映像變換機(jī)構(gòu)將主存地址變換為 cache地址，訪問結(jié)果直接傳向 cpu。 4. 若 cache未命中，則正常訪問主存，并將訪問結(jié)果從單字寬通路送 cpu，同時，將包含該字的塊信息調(diào)入 cache。 5. 若 cache已滿，則進(jìn)行塊替換，并修改相應(yīng)地址映像表和 cache各塊的狀態(tài)標(biāo)志。 36 37 DB CPU Cache控制部件 Cache RAM AB ① 送主存地址 ② 檢索 (用主存地址作為關(guān)鍵字 ,查找CAM)—前提：每次訪問的主存地址都保留在 CAM內(nèi) 。 CAM—Content Access Memory ③ 命中則發(fā)出讀 Cache命令 , 從Cache取數(shù)據(jù) ④ 不命中則發(fā)出讀 RAM命令 , 從 RAM取數(shù)據(jù) Cache的工作原理圖示 38 ?取指令、數(shù)據(jù)時先到 CACHE中查找： –找到（稱為命中） ——直接取出使用； –沒找到 ——到 RAM中取，并同時存放到CACHE中，以備下次使用。 ?只要命中率相當(dāng)高，就可以大大提高 CPU的運(yùn)行效率，減少等待?，F(xiàn)代計(jì)算機(jī)中CACHE的命中率都在 90%以上。 ?命中率影響系統(tǒng)的平均存取速度 系統(tǒng)的平均存取速度 ≈ Cache存取速度 命中率 +RAM存取速度 不命中率 39 例如： RAM的存取時間為 8ns， CACHE的存取時間為 1ns， CACHE的命中率為 90%。則存儲器整體訪問時間由沒有 CACHE的 8ns減少為： 1ns 90% + 8ns 10% = 速度提高了近 5倍。 ?在一定的范圍內(nèi)， Cache越大，命中率就越高，但相應(yīng)成本也相應(yīng)提高 ?Cache與內(nèi)存的空間比一般為 1?128 40 存儲器管理 IBMPC/XT 微機(jī)中內(nèi)存空間分配 00000H 003FFH 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H FFFFFH 128K保留給顯示卡 192K控制 ROM，保留給 硬盤適配器、顯示適配器 BIOS、 BASIC使用 中斷向量表 ROM區(qū) 41 作業(yè) (p244) 3,5,7,10, 14,15 第 2版： (p229) 4,7,9,12,16,17
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1