電源完整性與地彈噪聲的高速pcb仿真-文庫吧資料
2024-08-16 06:27本頁面
【正文】 計(jì)者可以在不需要物理原型的基礎(chǔ)上解決這個(gè)問題?！ 榱诉_(dá)到這么寬的帶寬，通常需要在MHz信號區(qū)域放置很多高頻瓷片電容，在kHz信號區(qū)域放置體積較大的電解電容。而當(dāng)頻率高于1kHz時(shí)，電流通路的互感大到足以使電壓超過限定值，根據(jù)： 對于更高的頻率，退耦電容作為電源層與地層之間的低阻抗連接是必要的。可以據(jù)此按照歐姆定律計(jì)算出PDS的最大阻抗165mV/2A=，圖4中虛線部分即為PDS阻抗應(yīng)該滿足的目標(biāo)區(qū)域。 在該設(shè)計(jì)中，為了保持電源完整性，電源—%以內(nèi)。（圖4b）圖4，其變化幅度取決于電路板的阻抗和芯片偏置管腳處的用于提供電流的退耦電容；為了避免電壓的尖峰波動，在從直流到信號帶寬的頻率范圍內(nèi)，Z值必須低于某一門限值。其變化幅度取決于電路板的阻抗和芯片偏置管腳處的用于提供電流的退耦電容(圖4a)。成功的設(shè)計(jì)電路板的PDS（電源分配系統(tǒng)）的關(guān)鍵在于在合適的位置增加退耦電容，以保證電源的完整性和在足夠?qū)挼念l率范圍內(nèi)保證地彈噪聲足夠小。其次，在任何給定的位置總有一些諧振模式會被激發(fā)。首先，你不能將所有的關(guān)鍵器件放在電路板的中心。圖3, 紫色曲線顯示的是當(dāng)位于電路板中心處的芯片從電源平面吸入電流時(shí)引起的諧振；綠色曲線表示當(dāng)將芯片放置偏移中心位置時(shí)的響應(yīng)?！ D3中的紫色曲線顯示的是當(dāng)位于電路板中心處的芯片從電源平面吸入電流時(shí)引起的諧振。然而，電路板中心處在某些諧振模式下具有零壓差變化的特性，因此將FPGA芯片放置于此可以避免電路板產(chǎn)生這些低頻的諧振模式。例如，如果要將一塊Xinlix的FPGA芯片放在電路板上。圖2, 。對于一些更高頻率的諧振模式，情況也是如此。為了更好地理解，你也可以在這些頻率的諧振模式下仿真電源層與地層間電壓的分布情況。根據(jù)電路板上高速信號的上升時(shí)間，你需要了解電路板在頻域直到2GHz范圍內(nèi)的特
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1