電源完整性與地彈噪聲的高速pcb仿真-wenkub
2022-08-31 06:27:17 本頁(yè)面
【正文】 一個(gè)電容的容值應(yīng)該是多大，并且它們放在電路板上什么位置最為合適?！ ‰S著信號(hào)的沿變化速度越來(lái)越快，今天的高速數(shù)字電路板設(shè)計(jì)者所遇到的問(wèn)題在幾年前看來(lái)是不可想象的。對(duì)于小于1納秒的信號(hào)沿變化，PCB板上電源層與地層間的電壓在電路板的各處都不盡相同，從而影響到IC芯片的供電，導(dǎo)致芯片的邏輯錯(cuò)誤。一方面你可能需要很多電容，而另一方面電路板上的空間是有限而寶貴的，這些細(xì)節(jié)上的考慮可能決定設(shè)計(jì)的成敗。軟件仿真工具使用Ansoft的SIwave，SIwave基于混合全波有限元技術(shù)，可以直接從layout工具Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore和 Zuken CR5000 Board Designer導(dǎo)入電路板設(shè)計(jì)?！ DSM電路板的尺寸，也就是電源層和地層的尺寸是11 英寸（28 厘米）。為了更好地理解，你也可以在這些頻率的諧振模式下仿真電源層與地層間電壓的分布情況。圖2, 。然而，電路板中心處在某些諧振模式下具有零壓差變化的特性，因此將FPGA芯片放置于此可以避免電路板產(chǎn)生這些低頻的諧振模式。圖3, 紫色曲線(xiàn)顯示的是當(dāng)位于電路板中心處的芯片從電源平面吸入電流時(shí)引起的諧振；綠色曲線(xiàn)表示當(dāng)將芯片放置偏移中心位置時(shí)的響應(yīng)。其次，在任何給定的位置總有一些諧振模式會(huì)被激發(fā)。其變化幅度取決于電路板的阻抗和芯片偏置管腳處的用于提供電流的退耦電容(圖4a)。 在該設(shè)計(jì)中，為了保持電源完整性，電源—%以?xún)?nèi)。而當(dāng)頻率高于1kHz時(shí)，電流通路的互感大到足以使電壓超過(guò)限定值，根據(jù)： 對(duì)于更高的頻率，退耦電容作為電源層與地層之間的低阻抗連接是必要的。在反復(fù)試驗(yàn)的設(shè)計(jì)方法中，物理原型是不可缺少的，而虛擬原型技術(shù)使設(shè)計(jì)者可以在不需要物理原型的基礎(chǔ)上解
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1