確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則-wenkub
2023-01-28 15:26:59 本頁面
【正文】 始之前，必須先行思考并確定設(shè)計(jì)策略，這樣才能指導(dǎo)諸如元器件的選擇、工藝選擇和電路板生產(chǎn)成本控制等工作。此外，布線層少將加劇串?dāng)_，同時(shí)信號(hào)線間距還必須最小以布放更多的印制線。電路板實(shí)際工作過程中，總會(huì)出現(xiàn)一些問題，為此，通過采用可控阻抗端接線，可以避免出現(xiàn) SI 問題。這樣的電路板可以實(shí)現(xiàn)充分接地并容易構(gòu)成電源回路，也可以根據(jù)需要采用大量離散的端接器件，但是設(shè)計(jì)必須正確，不能處于臨界狀態(tài)。 SI 設(shè)計(jì)規(guī)劃的工具和資源不少，本文探索信號(hào)完整性的核心議題以及解決 SI 問題的幾種方法，在此忽略設(shè)計(jì)過程的技術(shù)細(xì)節(jié)。 信號(hào)完整性問題主要指信號(hào)的過沖和阻尼振蕩現(xiàn)象，它們主要是 IC 驅(qū)動(dòng)幅度和跳變時(shí)間的函數(shù)。簡而言之，超標(biāo)準(zhǔn)設(shè)計(jì)可以解決 SI 問題。另一方面，設(shè)計(jì)工程師必須采用最新和最好的 CPU 、內(nèi)存和視頻總線設(shè)計(jì)，這些設(shè)計(jì)就必須考慮 SI 問題。 關(guān)于布線、拓?fù)浣Y(jié)構(gòu)和端接方式，工程師通?？梢詮?CPU 制造商那里獲得大量建議，然而，這些設(shè)計(jì)指南還有必要與制造過程結(jié)合起來。 下面介紹設(shè)計(jì)過程通用的 SI 設(shè)計(jì)準(zhǔn)則。 2 、設(shè)計(jì)前的準(zhǔn)備工作就 SI 而言，要預(yù)先進(jìn)行調(diào)研以形成規(guī)劃或者設(shè)計(jì)準(zhǔn)則，從而確保設(shè)計(jì)結(jié)果不出現(xiàn)明顯的 SI 問題、串?dāng)_或者時(shí)序問題?！ 「鶕?jù)上述數(shù)據(jù)，你就可以選擇層疊了。如果根本就沒有電源層，根據(jù)定義你可能會(huì)遇到 SI 問題。同時(shí)，如果設(shè)計(jì)中包含阻抗重要的節(jié)點(diǎn) ( 或者是時(shí)鐘或者專用高速內(nèi)存架構(gòu) ) ，你就必須將布線放置在一層 ( 或若干層 ) 上以得到想要的阻抗。 5 、重要的高速節(jié)點(diǎn)因?yàn)闀r(shí)序要求嚴(yán)格，這種節(jié)點(diǎn)通常必須采用端接器件才能達(dá)到最佳 SI 質(zhì)量。 不同的驅(qū)動(dòng)技術(shù)適于不同的任務(wù)?？梢圆捎貌煌浖ぞ邎?zhí)行這種類型的“清掃”準(zhǔn)備工作，布線程序能夠自動(dòng)處理這類布線約束條件。布線后 SI 仿真檢查將允許有計(jì)劃地打破 ( 或者改變 ) 設(shè)計(jì)規(guī)則，但是這只是出于成本考慮或者嚴(yán)格的布線要求下所做的必要工作。很多設(shè)計(jì)工程師將仿真“最小”和“最大”的設(shè)計(jì)角落，再采用相關(guān)的信息來解決問題并調(diào)整生產(chǎn)
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1