【正文】 0 位的數(shù)據(jù) 在FQUD 上升沿 處 從輸入寄存器 輸送 到頻率 /相位數(shù)據(jù)寄存器 ，也就是 更新 了 DDS輸出 信號(hào)的 頻率和相位 ,與此同時(shí)，地址指針也被復(fù)位 到第一個(gè)輸入寄存器 當(dāng)中 。 32 位頻率控制字相位控制字頻率 / 相位數(shù)據(jù)寄存器數(shù)據(jù)輸入寄存器并行輸入高速 DDS 10 位DAC參考時(shí)鐘輸入主復(fù)位頻率更新及數(shù)據(jù)寄存器復(fù)位字裝入時(shí)鐘1 位 * 4 0 串行輸入8 位 * 5 并行輸入比較器CLOCK O U TCLOCK O U TB模擬輸入模擬輸出D A C R ESETAD 9850頻率 ,相位和控制數(shù)據(jù)輸入+ V c c GND圖 48 AD9850 系統(tǒng)內(nèi)部結(jié)構(gòu)圖 浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆本科畢業(yè)設(shè)計(jì)（論文） 16 AD9850 的控制字與控制時(shí)序 AD9850 是擁 有 40 位控制字 的 DDS 控制系統(tǒng) [13]，并且這 40 位控制字是能夠通過(guò)并行方式或者是串行方式輸入到 AD9850 當(dāng)中 。 比較器上即可直接輸出一個(gè)抖動(dòng)很小的方波。、 176。、 45176。 32 位 頻率 控制字 在 125MHz的時(shí)鐘頻率 下能夠讓 AD9850 輸出 分辨率達(dá) 到 ，同時(shí)還有 5 位相位控制位 ,使得相位能夠按照相位增量 180176。輸出 的電流通常是經(jīng)過(guò) 一個(gè)外接電阻 來(lái)調(diào)節(jié)，其大小 值 一般為 。 AD9850 使 用 的是 32 位的相位 累加器 [11]，它把信號(hào)分成 14 位 ， 繼而 再送入到正弦查詢(xún)表。 當(dāng)一定數(shù)量的時(shí)鐘脈沖經(jīng)過(guò) 相位 寄存器 之后，整個(gè)系統(tǒng)就會(huì)恢復(fù)到初始狀態(tài)。 正弦查詢(xún)表地址上輸入的數(shù)據(jù)是相位控制字和相位 寄存器 的輸出相加后得到浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆本科畢業(yè)設(shè)計(jì)（論文） 15 結(jié)果 。這就使得其能夠?qū)崿F(xiàn)由 全數(shù)字編程控制來(lái)合成頻率 。 圖 46 為 AD9850 的引腳圖 ,圖 47為其 系統(tǒng) 結(jié)構(gòu) 框圖。浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆本科畢業(yè)設(shè)計(jì)（論文） 14 AD9850 就是運(yùn) 用 DDS 技術(shù)制作的集成度很高的頻率合成器，它是由美國(guó)的 AD公司研發(fā)的。 15 腳背光正極， 16 腳背光負(fù)極。 第 7～ 14 腳： DB0～ DB7 為 8 位雙向數(shù)據(jù)端。 第 5 腳： RW 為讀寫(xiě)信號(hào)引腳 ，高電平 時(shí)讀取信息 ，低電平 時(shí)寫(xiě)入信息 。 第 4 腳： RS 為 選擇 寄存器 引腳。 其具有功耗低、體積小等諸多優(yōu)點(diǎn)，廣泛在各種儀器 儀表產(chǎn)品 中用作 顯示部分。 按鍵從上至下依次是復(fù)位鍵、幅度調(diào)制鍵、上加鍵和下減 鍵，它們對(duì)應(yīng)接入單片機(jī)上的引腳。上拉電容支路則是 在 “上電 ”瞬間實(shí)施復(fù)位 操作 ；開(kāi)關(guān)通過(guò) 和一個(gè) 10K 的下拉電阻連接分壓，從而使對(duì)單片機(jī)能夠?qū)崿F(xiàn) 按鍵電平復(fù)位。這是由 上電復(fù)位電容充電來(lái)實(shí)現(xiàn)。 復(fù)位 電路 AT89S52 的外部復(fù)位電路 [8]有上電自動(dòng)復(fù)位和手動(dòng)按鍵復(fù)位。為了實(shí)現(xiàn)電路的功能 ， 可以在 X1 和 X2 之間跨 接晶體振蕩器和微調(diào)電容，這樣我們得到了 一個(gè)穩(wěn)定的自激震蕩電路。 為了保證 其能夠同步工作，電路就必須嚴(yán)格地在一定 的時(shí)鐘信號(hào)控 制下 按照時(shí)序進(jìn)行 同步 工作。當(dāng)使用內(nèi)部時(shí)鐘時(shí)，這兩個(gè)引腳端外接石英晶體和微調(diào)電容；當(dāng)使用外部時(shí)鐘時(shí)，用于外接外部時(shí)鐘源。 （ 2）控制口線(xiàn) PSEN(29 腳 )：外 部程序存儲(chǔ)器讀選通信號(hào)； ALE/ PROG(30腳 )：地址鎖存允許 /編程信號(hào)； EA /VPP(31 腳 )： 外部程序存儲(chǔ)器地址允許 /固化編程電壓輸入端； RST/VPD(9 腳 )： RST 是復(fù)位信號(hào)輸入端 ,VPD 是備用電源輸入端。對(duì)于第二功能為輸入的信號(hào)引腳，在口線(xiàn)的輸入通路上增加了一個(gè)緩沖器，輸入的第二功能信號(hào)就從這個(gè)緩沖器的輸入端取得。把 P3 口作為通用 I/O 使用時(shí)，第二功能信號(hào)引腳應(yīng)保持高電平，與非門(mén)開(kāi)通，以保證從鎖存器到輸出端的數(shù)據(jù)輸出連續(xù)。在 flash編程和校驗(yàn)時(shí)， P2 口也 會(huì) 接收高 8 位地址字節(jié)和一些控制信號(hào)。 對(duì) P2 端口寫(xiě) 入控制字 “1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。 與 P1 口 相比， P2 電路多 一個(gè)多路轉(zhuǎn)換電路 MUX，此外 P2 口也可以作為通用 I/O 口使用。所以 ， P1 口 用作為輸出口 時(shí)，已經(jīng) 為電路 提供 了上拉電流負(fù)載，因此就不 需 要在 外 部 接 入 上拉電阻。 在 P0 口作為通用 的 I/O 口使用 時(shí)，由于輸出電路 的結(jié)構(gòu) 是漏極開(kāi) 路 ，所以 要有高電平輸出就 必須 在 外 部 接 入 一個(gè) 上拉電阻 ； 而且 P0 進(jìn)行一般的 I/O 輸出時(shí)，一定要 先向電路中的鎖存器寫(xiě) 入控制字 “1”，使得輸出驅(qū)動(dòng)電路 FET 截止，從而 避免鎖存器為 “0”狀態(tài)時(shí)對(duì)引腳讀入 數(shù)據(jù) 的干擾。 AT89S52 的引腳結(jié)構(gòu)如圖 所示 ： 圖 41 單片機(jī) AT89S52 引腳結(jié)構(gòu)圖 根據(jù) 實(shí)際的需求，在此我們使用的是 PDIP 封裝的單片機(jī)， 其引腳功能 [7]為： （ 1）輸入 /輸出引腳（ I/O 口線(xiàn)） ～ :P0 口 8 位雙向 I/O 口，占 39～ 32 腳； ～ :P1 口 8 位準(zhǔn)雙向 I/O 口，占 1～ 8 腳； ～ :P2 口 8 位準(zhǔn)雙向 I/O 口，占 21～ 28 腳； ～:P3 口 8 位準(zhǔn)雙向 I/O 口，占 10～ 17 腳。 CPU 在空閑模式下 停止工作， 但是此時(shí)還同樣 允許 數(shù)據(jù)儲(chǔ)存浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆本科畢業(yè)設(shè)計(jì)（論文） 9 器 、定時(shí)器 /計(jì)數(shù)器、串口、中斷繼續(xù)工作。 另外在單片機(jī)上，擁有 的 8 位 CPU，使得 AT89S52 成為眾多控制系統(tǒng)能有高靈活、有效 解決方案 的最佳選擇 。其實(shí)它們就是寄存器，且有字尋址和位尋址的功能。其 中的 4 個(gè) 8 位的 I/O 口，分別作為 P0、 P P P3。 其最高的工作頻率為 33MHz，工作電壓為 ~，另外使用雙數(shù)字指針可以讓程序運(yùn)行的更快。 AT89S52 單片機(jī)介紹 單片機(jī) AT89S52 是 Atmel 公司推出的一款在系統(tǒng)可編程的微型計(jì)算機(jī)，用戶(hù)可以對(duì)單片機(jī) Flash程序存儲(chǔ)器中的代碼進(jìn)行編寫(xiě)修改，從而讓單片機(jī)實(shí)現(xiàn)不同的功能。 總體設(shè)計(jì)框圖 系統(tǒng)構(gòu)成如下圖 31 所示： 圖 31 系統(tǒng)框圖 鍵盤(pán) LCD1602 單片機(jī) AD9850 低通濾波器 信號(hào)輸出 浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆本科畢業(yè)設(shè)計(jì)（論文） 8 第 4 章 系統(tǒng) 各模塊組成 單片機(jī)控制模塊 在本設(shè)計(jì)的主控制 電路中， 是 以單片機(jī) AT98S52[5]為主體， 再通過(guò)鍵盤(pán) 掃描讀入 輸入相應(yīng)的 控制字 ，對(duì) AD9850 寫(xiě)入相應(yīng)的控制字 ，把整個(gè)系統(tǒng)連接起來(lái)，使得體統(tǒng)正常工作 輸出各種所需的波形 。 整個(gè)系統(tǒng)的核心部分是 單片機(jī) AT89S52， 對(duì)其進(jìn)行編程控制，然后 通過(guò)對(duì)鍵盤(pán)進(jìn)行掃描讀入相位信息，經(jīng) DAC 轉(zhuǎn)換后輸出到芯片 AD9850， 最后 輸出 所需 波形。由于 AD9850 芯片的 32 位頻率控制字 能夠 由單片機(jī) 編程 控制處理 ， 并能 經(jīng) 過(guò)放大后加到 數(shù)字衰減網(wǎng)絡(luò)，從而實(shí)現(xiàn) 信號(hào)幅度、頻率、類(lèi)型以及 輸出等選項(xiàng)的全數(shù)字控制 ，所以我們選擇 AD9850 芯片來(lái)設(shè)計(jì)系統(tǒng) 。所以 ，為了 從中 取出主頻 率 f0,就 必須在 D/A 數(shù)模轉(zhuǎn)換器的輸出端 連 接入截止頻率為 fc/2 的低通濾波器 ，從而過(guò)濾掉其他不需要的波形，得到我們所需要的主頻率 f0。 低通濾波器 在此， 對(duì) D/A 數(shù)模轉(zhuǎn)換器所 輸出的階梯波 St 進(jìn)行頻譜分析， 可以得出在階梯波 St 中除 了 主 頻率 f0 外， 同時(shí) 還存在 著 分布在 fc， 2fc 等 它們 兩邊 177。 在這里 要引起重視 的是， D/A 轉(zhuǎn)換器的分辨率越高， 其 合成的正弦波 St 的 臺(tái)階數(shù)就 會(huì) 越多，從而使得輸出 波形的精度也就越高。的正弦信號(hào)離散開(kāi)來(lái)，變成 有 2N 個(gè)采樣值 的 序列。 N 位能 尋址 的 ROM 可以看作是 把 0176。因?yàn)樵?ROM 中 ， 不同波形 存儲(chǔ) 位置 也是不同的，它們是分塊存儲(chǔ)的，因此 當(dāng)波形控制字 的大小 發(fā)生 改變時(shí)，相位改變后的地址和波形控制字之和 就是 ROM 的輸入 地址 ， 因而， 最后輸出的信號(hào) 會(huì)發(fā)生相位移動(dòng) 。 在此，令相位累加器 字長(zhǎng)為 N， 而 當(dāng)相位控制字 從 0 跳 變到 P（ P≠0）時(shí)， ROM 的輸入 相位大小為相位累加器的輸 出 和 相位控制字 P 之和， 這時(shí) 輸出的幅度編碼相位 的值 就會(huì)增加 P/2N，進(jìn)而使得最后輸出的信號(hào) 波形 發(fā) 生相 移 變化 。這樣 一來(lái) ， 系統(tǒng)就會(huì) 不斷 地進(jìn)行 相位累加， 直到 相位累加器累加滿(mǎn) ， 相位累加器加滿(mǎn)后 就會(huì)導(dǎo)致 一次溢出，完成一個(gè)周期性運(yùn)作 。 累加器 相位 累加器 是 [3]由 N 位加法器和 N 位寄存器 通過(guò)級(jí)聯(lián)來(lái) 構(gòu)成，如下圖所示： 圖 22 累加器框圖 在整個(gè)系統(tǒng)工作過(guò)程中， 每 當(dāng)有 一個(gè)時(shí)鐘脈沖 到來(lái)時(shí)，相位累加器會(huì)把 ROM所輸出的累加相位數(shù)據(jù)和 頻率控制字加 起來(lái) ， ROM 的數(shù)據(jù)輸入端 的數(shù)據(jù)就是相加后所得到的結(jié)果 。所以， 只要 n的值 足夠大， DDS 的頻率間隔就能夠足夠的小 。 DDS 的數(shù)學(xué) 方程為： f0=fc/2n， 其中f0 是 輸出頻率， fc 是參考 時(shí)鐘頻率。 在 這里我們用 DDS 能 實(shí)現(xiàn)正弦波 和方波 合成作為說(shuō)明 來(lái) 介紹。然后 對(duì)波形 存儲(chǔ)器 進(jìn)行尋址 ，波形存儲(chǔ)器 輸出D 位 的 幅度碼 Sn經(jīng) 過(guò) DAC后， 輸出的就會(huì)是 階梯波 St， 最后再經(jīng)過(guò) LPF 過(guò)濾后就能夠 得到 所需要的合成 信號(hào)波形。 完整的 直接數(shù)字頻率合成器 是 由相位累加器、 加法器、波形存儲(chǔ)器 、 D/A轉(zhuǎn)換器以及 低通濾波器 所 構(gòu)成 的 。 DDS 信號(hào)發(fā)生器 與傳統(tǒng)的 數(shù)字 頻率合成器相比，它具有高分辨率、快速轉(zhuǎn)換時(shí)間、低成本和 低功耗 等優(yōu)點(diǎn) ， 并且 在 通信 電信與電子儀器 儀表 領(lǐng)域 有著廣泛的應(yīng)用 。 它 借以不同 于其它 的頻率合成方法的優(yōu)越性，在 現(xiàn)代 數(shù)字頻率合成技術(shù)中有著舉足輕重的地 位 。 但是局 限于當(dāng)時(shí)的技術(shù)和器件產(chǎn)業(yè) 條件，它的性能指標(biāo)還 不能 夠與現(xiàn)有的技術(shù)相比，所以 沒(méi)受到 大家重視。 由 于 DDS 信號(hào)發(fā)生器是一種 新 類(lèi) 型 的 信號(hào)源 以及整個(gè)電子領(lǐng)域?qū)ζ涞男枨?， 它 儼然 已成為 了眾多電子系統(tǒng)中必不可少 的 重要 組成部分 。 DDS 技術(shù)是從相位概念作為出發(fā)點(diǎn)，直 接合成所需要的波形的一項(xiàng)新的頻率合成技術(shù)，它與傳統(tǒng)的模擬式產(chǎn)生波形的方法相比，具有頻率轉(zhuǎn)換速度快、相位變換連續(xù)、分辨率高、相 位噪聲小、穩(wěn)定度高、便于集成、控制靈活以及易于調(diào)整等諸多種優(yōu)點(diǎn) 。 近幾年以來(lái)直接數(shù)字頻率合成器得到了快速的發(fā)展，它以不同 于其他 頻率合成技術(shù)的優(yōu)越性能 成為 了當(dāng)今頻率合成技術(shù)中的最佳選擇 。 直接數(shù)字頻率合成器剛出現(xiàn)時(shí) ，構(gòu)成 DDS 元器件運(yùn)行速度的限制以及 數(shù)字化引起的噪聲 ，這兩個(gè)主要缺陷 阻礙了 DDS 的發(fā)展 速度 與實(shí)際應(yīng)用 范圍 。 與此同時(shí)，微電子技術(shù)的快速發(fā)展，特別 是單片機(jī)技術(shù)的發(fā)展， 使得 智能 測(cè)量?jī)x器也有了新的發(fā)展 ， 它們的性能也更加可靠， 功能更加完善，智能 的 程度也 在 不斷 的 提高 。 現(xiàn)在高性能的信號(hào)源 大多都是利用 DDS[2]技術(shù) 實(shí)現(xiàn) 的 ，隨著 電子科學(xué)技術(shù) 的發(fā)展， DDS 技術(shù) 也有了 快速 的發(fā)展。 浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆本科畢業(yè)設(shè)計(jì)（論文） 2 如今 在 整個(gè)電子技術(shù)領(lǐng)域中， 由于各種實(shí)驗(yàn)的需要，我們經(jīng)常需要把 一些信號(hào)作為測(cè)量 的 輸入信號(hào) ， 這就是 所謂的信號(hào)源。 課題的主要研究目的 和意義 此次 設(shè)計(jì)要做的 是 DDS 信號(hào)發(fā)生器 ，它 作為 基本的電子儀器，在電子 領(lǐng)域中有著廣泛的應(yīng)用。由于社會(huì)各領(lǐng)域有著不同程度的需求，那些 低成本制作的集成芯片信號(hào)發(fā)生器 不可能在短期內(nèi)被取代 ，所以這樣的信號(hào)發(fā)生器還是會(huì) 比較廣泛的 應(yīng)用 那些 精確度要求不是很 高的實(shí)驗(yàn) 。 和現(xiàn)在數(shù)字化信號(hào)發(fā)生器的興起 的形勢(shì) 一樣 ， 信號(hào)發(fā)生器作為電子領(lǐng)域 里不可或缺的測(cè)量工具，它必然將朝著 更加完善的 方向發(fā)展 。 但是軟件控制波形 的信號(hào)發(fā)生器 有 一個(gè) 主要缺陷 ， 就是 CPU的工作速度決定頻率的高低 使得其 輸出波形的頻率 很 低。自從 70 年代的微處理器問(wèn)世以后， 信號(hào)發(fā)生器的設(shè)計(jì)制作也有了非常大的變化，從而擴(kuò)大了 信號(hào)發(fā)生器的功能， 使得其 能夠 產(chǎn)出較為 復(fù)雜的波形。 信號(hào)發(fā)生器 的快速 發(fā)展， 是在 60 年代以后 由于 函數(shù)發(fā)生器 的 出現(xiàn) 。 在40 年代用于檢測(cè) 各種接收機(jī)的 信號(hào)發(fā)生器 出現(xiàn)了 ， 使得信號(hào)發(fā)生器變成了定量分析測(cè)量的儀器， 從而 改變了 信號(hào)發(fā)生器 以往 定性分析測(cè)試 的 功能 。 AD