【正文】 位累加器將信號截斷成14位輸入到正弦查詢表，查詢表的輸出再被截斷成10位后輸入到DAC，DAC再輸出兩個互補(bǔ)的電流。范圍的一個相位點(diǎn)。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應(yīng)正弦波中0176。每來一個外部參考始終，相位寄存器便以步長M遞加。內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。隨著DDS集成電路器件速度的飛速發(fā)展，它已成為一種可用于滿足系統(tǒng)頻率要求的重要而靈活的設(shè)計手段。采用這種方案組成的頻率合成器已在很高的頻率上得以實(shí)現(xiàn)。這種方案以其優(yōu)越的相位穩(wěn)定性和極低的顫噪效應(yīng)滿足了各種系統(tǒng)對頻率源苛刻的技術(shù)要求。如圖是這種方案設(shè)計的方框圖。 實(shí)現(xiàn)頻率精調(diào)，作為理想的頻率源　 DDS能有效地實(shí)現(xiàn)頻率精調(diào)，它可以在許多鎖相環(huán)（PLL）設(shè)計中代替多重環(huán)路。而DDS的合成信號的相位精度由相位累加器的位數(shù)決定。 實(shí)現(xiàn)各種復(fù)雜方式的信號調(diào)制　 DDS也是一種理想的調(diào)制器，因?yàn)楹铣尚盘柕娜齻€參量：頻率、相位和幅度均可由數(shù)字信號精確控制，因此DDS可以通過預(yù)置相位累加器的初始值來精確地控制合成信號的相位，從而達(dá)到調(diào)制的目的。這是其它頻率合成方法不能與之相比的。 實(shí)時模擬仿真的高精密信號　 在DDS的波形存儲器中存入正弦波形及方波、三角波、鋸齒波等大量非正弦波形數(shù)據(jù)，然后通過手控或用計算機(jī)編程對這些數(shù)據(jù)進(jìn)行控制，就可以任意改變輸出信號的波形。近幾年超高速數(shù)字電路的發(fā)展以及對DDS的深入研究，DDS的最高工作頻率以及噪聲性能已接近并達(dá)到鎖相頻率合成器相當(dāng)?shù)乃?。、易于調(diào)整　 DDS中幾乎所有的部件都屬于數(shù)字信號處理器件，除DAC和濾波器外，無需任何調(diào)整，從而降低了成本，簡化了生產(chǎn)設(shè)備?！?DDS的最低輸出頻率是所用的時鐘頻率的最小分辨率或相位累加器的分辨率。而在大多數(shù)DDS系統(tǒng)應(yīng)用中，一般由固定的晶振來產(chǎn)生基準(zhǔn)頻率，所以其相位噪聲和漂移特性是極為優(yōu)異的。大多數(shù)DDS的分辨率在Hz，mHz甚至μHz的數(shù)量級。目前，DDS的調(diào)諧時間一般在ns級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。DDS是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，頻率轉(zhuǎn)換時間主要由LPF附加的時延來決定。通常，相位累加器位數(shù)較大，例如N=32或48，故用DDS技術(shù)能得到較高的頻率分辨率。DDS 工作時，頻率控制字FCW在每一個時鐘周期內(nèi)與相位累加器累加一次，得到的相位值（0~2π）在每一個時鐘周期內(nèi)以二進(jìn)制碼的形式去尋址正弦查詢表ROM，將相位信息轉(zhuǎn)變成相應(yīng)的數(shù)字化正弦幅度值，ROM輸出的數(shù)字化波形序列再經(jīng)數(shù)模轉(zhuǎn)換器（DAC）實(shí)現(xiàn)量化數(shù)字信號到模擬信號的轉(zhuǎn)變，最后DAC輸出的階梯序列波通過低通濾波器（LPF）平滑濾波后得到一個純凈的正弦信號。DDS不是對一個模擬信號進(jìn)行抽樣，而是一個假定抽樣過程已經(jīng)發(fā)生且抽樣的值已經(jīng)量化完成，如何通過某種映射把已經(jīng)量化的數(shù)值送到D/A及后級的LPF重建原始信號的問題。抽樣定理內(nèi)容是：當(dāng)抽樣頻率大于等于模擬信號頻率的2倍時，可以由抽樣得到的離散信號無失真地恢復(fù)原始信號。目前使用最廣泛的一種DDS方式是利用高速存儲器作查找表，然后通過高速DAC產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波。因此，ST7920將得到廣泛的應(yīng)用。②將水平的位元組坐標(biāo)（X）寫入繪圖RAM地址；③將垂直的坐標(biāo)（Y）寫入繪圖RAM地址；④將D15～D8數(shù)據(jù)寫入GDRAM中；⑤將D7～D0數(shù)據(jù)寫入GDRAM中；⑥打開繪圖顯示功能。顯示中文字形：將兩字節(jié)編碼寫入DDRAM，范圍為A1A0H～F7FFHGB碼　或A140H～D75FHDIG5碼　的編碼。三種字型的選擇可通過在DDRAM中寫入編碼來進(jìn)行設(shè)定，各種字型的詳細(xì)編碼如下：顯示半寬字型 ：將一位字節(jié)寫入DDRAM中，范圍為02H~7FH的編碼。下面以顯示RAM（DDEAM為例來說明ST7920的應(yīng)用方法。圖214 ST7920內(nèi)部結(jié)構(gòu)表24 ST7920的寄存器讀寫狀態(tài)RSRW功能說明低電平0低電平0MPU寫指令到指令寄存器IR低電平1高電平1讀出忙標(biāo)志及地址計數(shù)器的狀態(tài)高電平1低電平0MPU寫指令到數(shù)據(jù)寄存器DR高電平1高電平1MPU從數(shù)據(jù)寄存器DR讀出指令忙標(biāo)志位BF為“1”時，表示內(nèi)部操作正在進(jìn)行，即處于忙狀態(tài)而不接受新的指令，所以，每次接受新指令前，都要讀取BF標(biāo)志，只有當(dāng)其為“0”時才可接受。待存取的目標(biāo)RAM的地址可通過命令來選擇，每次數(shù)據(jù)寄存器DR的操作應(yīng)以上次選擇的目標(biāo)RAM為主體來進(jìn)行讀出或?qū)懭?。在對ST7920讀或?qū)憰r，會用到兩個8位的寄存器，一個是數(shù)據(jù)寄存器DR，另一個是指令寄存器IR。ST7920有兩種結(jié)構(gòu)形式：ST7920－0A和ST7920－0B，前者內(nèi)置BIG－5碼，用于顯示繁體中文字型；而后者內(nèi)置GB碼，用于顯示簡體中文字型。ST7920的主要技術(shù)參數(shù)和顯示特性如下：電源：VDD (～＋)＋5V(內(nèi)置升壓電路，一般無需負(fù)壓)；功耗：正常模式：450μA，睡眠模式：3μA，低功耗模式：30μA；顯示內(nèi)容：128列 64行；顯示顏色：黃綠；顯示角度：6：00鐘直視；LCD類型：STN；與MCU接口：A位并行／3位串行；配置有LED背光顯示功能；帶有自動啟動復(fù)位按鈕(reset)軟件功能設(shè)置：畫面清除、光標(biāo)顯示／隱藏、光標(biāo)歸位、顯示打開／關(guān)閉、顯示字符閃爍、光標(biāo)移位、顯示移位、垂直畫面旋轉(zhuǎn)、反白顯示、液晶睡眠／喚醒、關(guān)閉顯示、自定義字符、睡眠模式等。為了能夠簡單、有效地顯示漢字和圖形，該模塊內(nèi)部設(shè)計有2MB的中文字型CGROM和64X256點(diǎn)陣的GDRAM繪圖區(qū)域；同時，該模塊還提供有４組可編程控制的16X1616X16點(diǎn)陣造字空間；除此之外，為了適應(yīng)多種微處理器和單片機(jī)接口的需要，該模塊還提供了4４位并行、8位并行、2線串行以及3線串行等多種接口方式。該芯片共內(nèi)置8192個中文漢字（1616點(diǎn)陣）、128個字符的ASCII字符庫（816點(diǎn)陣）及64X256點(diǎn)陣顯示RAM(GDRAM)。輸入的數(shù)據(jù)中，前4位為高虛擬位，中間10位為D/A轉(zhuǎn)換數(shù)據(jù)，最后2位為低于LSB的位即零。DIN輸入的12位數(shù)據(jù)中，前10位為TLC5615輸入的D/A轉(zhuǎn)換數(shù)據(jù)，且輸入時高位在前，低位在后，后兩位必須寫入數(shù)值為零的低于LSB的位，因?yàn)門LC5615的DAC輸入鎖存器為12位寬。串行數(shù)模轉(zhuǎn)換器TLC5615的使用有兩種方式，即級聯(lián)方式和非級聯(lián)方式。由此要想串行輸入數(shù)據(jù)和輸出數(shù)據(jù)必須滿足兩個條件：第一時鐘SCLK的有效跳變；第二片選CS為低電平。 由時序圖可以看出，當(dāng)片選CS為低電平時，輸入數(shù)據(jù)DIN由時鐘SCLK同步輸入或輸出，而且最高有效位在前，低有效位在后。 引腳功能說明如下:——腳1DIN：串行數(shù)據(jù)輸入端； ——腳2SCLK：串行時鐘輸入端； ——腳3CS：芯片選用通端，低電平有效； ——腳4DOUT：用于級聯(lián)時的串行數(shù)據(jù)輸出端； ——腳5AGND：模擬地； ——腳6REFIN：基準(zhǔn)電壓輸入端； 圖212 TLC5615引腳排列圖: TLC5615的時序如圖213所示。 （1）10位CMOS電壓輸出； （2）5V單電源供電；（3）與CPU三線串行接口；（4）最大輸出電壓可達(dá)基準(zhǔn)電壓的二倍； （5）輸出電壓具有和基準(zhǔn)電壓相同極性； （6）建立時間125μs； （7）內(nèi)部上電復(fù)位； （8）低功耗。帶有上電復(fù)位功能，即把DAC寄存器復(fù)位至全零。（如圖211）圖211 ZLG7289按鍵原理圖 D/A轉(zhuǎn)換模塊本設(shè)計采用串行10位數(shù)/模轉(zhuǎn)換器TLC5615采集信號電壓。除以上幾個指令外，ZLG7289還具有下載數(shù)據(jù)但不譯碼、閃爍控制、消隱控制、段點(diǎn)亮指令、段關(guān)閉等指令，限于篇幅，此處不再詳述。當(dāng)ZLG7289檢測到有效的按鍵時，KEY腳將從高電平變?yōu)榈碗娖?，并一直保持到按鍵結(jié)束。在此指令的前半段，ZLG7289 的DATA 引腳處于高阻輸入狀態(tài)，可以用來接收來自微處理器的指令；在指令的后半段，DATA 引腳從輸入狀態(tài)轉(zhuǎn)為輸出狀態(tài)，此時將輸出鍵盤代碼的值。該指令從ZLG7289讀出當(dāng)前的按鍵代碼，格式如下表23：表23 數(shù)據(jù)指令格式D7D6D5D4D3D2D1D000010101D7D6D5D4D3D2D1D0d7d6d5d4d3d2d1d0與其它指令不同的是，此命令的前一個字節(jié)0001010B 為單片機(jī)傳送到ZLG7289的指令，而后一個字節(jié)ｄ0～ｄ7則為ZLG7289返回的按鍵代碼。（2）下載數(shù)據(jù)且按方式1譯碼指令這種指令與上一個指令基本相同。小數(shù)點(diǎn)的顯示可由DP位控制，DP為1時，小數(shù)點(diǎn)顯示，DP為0時，小數(shù)點(diǎn)不顯示。具體分配方式如表2所列。（1）下載數(shù)據(jù)且按方式0譯碼指令