基于dds與單片機(jī)的信號(hào)發(fā)生器的設(shè)計(jì)畢業(yè)設(shè)計(jì)-文庫(kù)吧資料
2025-06-26 12:30本頁(yè)面
【正文】 lcd_wdat (39。i++) { lcd_pos (0x40+i+2)。 for(i=0。 long int sum=10000000,freq,h。 } }void display1()。) { lcd_wdat (dis2[i])。 while (dis2[i]!=39。 } lcd_pos (0x40)。) { lcd_wdat (dis1[i])。 while (dis1[i]!=39。 lcd_pos (0x00)。 lcd_init ()。 delay2 (1)。 delay2 (1)。 delay2 (1)。 delay2 (1)。 ep=0。 _nop_()。 _nop_()。 _nop_()。 _nop_()。 P2=dat。 _nop_()。 ep=0。 rs=1。 _nop_()。 _nop_()。 ep=1。 _nop_()。 _nop_()。 _nop_()。 ep=0。 rs=1。}lcd_pos (BYTE pos) //定位lcd光標(biāo)（指針）位置{ lcd_wcmd (pos|0x80)。 _nop_()。 _nop_()。 ep=1。 _nop_()。 _nop_()。 _nop_()。 ep=0。 rs=0。 _nop_()。 _nop_()。 ep=1。 _nop_()。 _nop_()。 _nop_()。 ep=0。 rs=0。 return(result )。0x80)。 result = (BOOL)((P2amp。 _nop_()。 _nop_()。 _nop_()。 _nop_()。 // 讀忙信號(hào) rw=1。}BOOL lcd_bz() //檢測(cè)lcd是否忙{ BOOL result。qwe0。 //延時(shí)很短void delay(unsigned int t){ unsigned int qwe。j++)。i++) for (j=0。 for (i=0。 //dds初始化void wr_serial(unsigned char w0,double frequence)。void dds()。double frequence=1000000。BYTE dis1[]={V:00000000 V }。sbit d5=P2^5。sbit d7=P2^7。 //lcdsbit rw=P0^6。//寫(xiě)端口sbit rd=P3^7。//定義管腳功能 sbit cs=P3^0。 //sbit ad9850_bit_data =P2^3。 //sbit ad9850_fq_up =P2^1。sbit keybreak=P0^4。sbit left=P0^2。sbit add=P0^0。typedef unsigned int WORD。雖然我們遇到了很多困難和障礙，但同時(shí)也是困難與希望并存，我們將繼續(xù)努力爭(zhēng)取更大的進(jìn)步。由于時(shí)間緊，任務(wù)重，不可能做到盡善盡美，系統(tǒng)還可以進(jìn)行很多改進(jìn)。左 加右 減調(diào)幅SetBreak 按下Set鍵后進(jìn)入波形設(shè)置模式，分為兩個(gè)環(huán)節(jié)，先調(diào)整頻率，之后按下break鍵鎖住頻率，通過(guò)旋鈕調(diào)整幅值，再按下break鍵鎖住幅值，跳出設(shè)置，產(chǎn)生波形。 系統(tǒng)程序設(shè)計(jì) 本設(shè)計(jì)采用c語(yǔ)言編程。采用5個(gè)獨(dú)立按鍵作為波形設(shè)置按鍵，一個(gè)外部中斷0的按鍵，采用跳變沿觸發(fā)進(jìn)入設(shè)置模式。液晶屏幕光標(biāo)指針對(duì)應(yīng)的實(shí)際位置如下：采用串口寫(xiě)入模式，省下4個(gè)IO口。其中GND接地，第40和31引腳接+5V電壓。其中Y1為晶振。具體做法可通過(guò)調(diào)用delay()延時(shí)函數(shù)實(shí)現(xiàn)，不用太精確，只要估計(jì)插入的延時(shí)大于200ns即可。：由圖36的下部“FIGURE 10B”可知，采樣轉(zhuǎn)換完畢后，再/CS信號(hào)為低的前提下，將/RD腳由高電平拉成低電平后，經(jīng)過(guò)tACC的延時(shí)即可從DB腳讀出有效的采樣結(jié)果。本試驗(yàn)時(shí)鐘頻率約為Fclk=1/=606KHz,其中R36約為150K, C15約為150pF,因此時(shí)鐘周期約為T(mén)clk=1/Fclk=。2．延時(shí)等待轉(zhuǎn)換結(jié)束：依然由圖36中的上部“FIGURE 10A”可知，由拉低/WR信號(hào)啟動(dòng)AD采樣后，經(jīng)過(guò)1到8個(gè)Tclk+INTERNAL Tc延時(shí)后，AD轉(zhuǎn)換結(jié)束，因此，啟動(dòng)轉(zhuǎn)換后必須加入一個(gè)延時(shí)以等待AD采樣結(jié)束。 ADC0804轉(zhuǎn)換時(shí)序圖如下圖36所示：圖36ADC0804轉(zhuǎn)換主要包含下面三個(gè)步驟：：由圖36中的上部“FIGURE 10A”可知，在/CS信號(hào)為低電平的情況下，將/WR引腳先由高電平變成低電平，經(jīng)過(guò)至少tW(WR)I 延時(shí)后，再將/WR引腳拉成高電平，即啟動(dòng)了一次AD轉(zhuǎn)換。 ADC0804的外圍電路如下圖35所示：圖35如圖35所示，圖中的C4為104的電容，其中104表示的是大小為10乘以10的4次方皮法的電容
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1