基于dds與單片機的信號發(fā)生器的設(shè)計_畢業(yè)設(shè)計-文庫吧資料
2025-07-12 04:25本頁面
【正文】 。 } lcd_pos (BYTE pos) //定位 lcd 光標（指針）位置 { lcd_wcmd (pos|0x80)。 _nop_()。 _nop_()。 ep=1。 _nop_()。 _nop_()。 _nop_()。 ep=0。 rs=0。 _nop_()。 _nop_()。 ep=1。 _nop_()。 _nop_()。 18 _nop_()。 ep=0。 rs=0。 return(result )。0x80)。 result = (BOOL)((P2amp。 _nop_()。 _nop_()。 _nop_()。 _nop_()。 // 讀忙信號 rw=1。 } BOOL lcd_bz() //檢測 lcd 是否忙 { BOOL result。qwe0。 //延時很短 void delay(unsigned int t) { unsigned int qwe。j++)。i++) for (j=0。 for (i=0。 //dds 初始化 void wr_serial(unsigned char w0,double frequence)。 void dds()。 double frequence=1000000。 BYTE dis1[]={V:00000000 V }。 sbit d5=P2^5。 sbit d7=P2^7。 //lcd sbit rw=P0^6。//寫端口 sbit rd=P3^7。//定義管腳功能 sbit cs=P3^0。 // 口接 ad9850 的 rest 腳 /PIN12 sbit ad9850_bit_data =P2^3。 // 口接 ad9850 的 w_clk 腳/PIN7 sbit ad9850_fq_up =P2^1。 sbit keybreak=P0^4。 sbit left=P0^2。 sbit add=P0^0。 typedef unsigned int WORD。 雖然我們遇到了很多困難和障礙，但同時也是困難與希望并存，我們將繼續(xù)努力爭取更大的進步。由于時間緊，任務(wù)重，不可能做到盡善盡美，系統(tǒng)還可以進行 很多 改進。 開始 液晶與 DDS 模塊初始化，顯示此時的幅值與頻率設(shè)置初值 1MHz 按下設(shè)置按鍵 按鍵控制液晶光標左右移動以及數(shù)值加減 跳出頻率設(shè)置，進入幅值設(shè)置，旋鈕調(diào)整波幅，同時可以在液晶上及時顯示設(shè)置幅值 按下 break 鍵 按下 break 鍵 跳出設(shè)置模式，輸出設(shè)置波形頻率與幅值 檢測設(shè)置按鍵有無按下 15 按下 Set 鍵后進入波形設(shè)置模式，分為兩個環(huán)節(jié)，先調(diào)整頻率，之后按下 break 鍵鎖住頻率，通過旋鈕調(diào)整幅值，再按下 break 鍵鎖住幅值，跳出設(shè)置，產(chǎn)生波形。 13 整體電路 14 系統(tǒng)程序設(shè)計 本設(shè)計采用 c 語言編程。 按鍵設(shè)置 采用 5 個獨立按 鍵作為波形設(shè)置按鍵，一個外部中斷 0 的按鍵，采用跳變沿觸發(fā)進入設(shè)置模式。 10 液晶 1602 模 塊 液晶屏幕光標指針對應(yīng)的實際位置如下： 11 12 采用串口寫入模式，省下 4 個 IO 口。其中 GND 接地，第 40 和 31引腳接 +5V 電壓。其中 Y1 為晶振，頻率為 。具體做法可通過調(diào)用 delay()延時函數(shù)實現(xiàn)，不用太精確，只要估計插入的延時大于 200ns 即可。 ： 由圖 36 的下部“ FIGURE 10B”可知，采樣轉(zhuǎn)換完畢后，再 /CS 信號為低的前提下，將 /RD 腳由高電平拉成低電平后，經(jīng)過 tACC的延時即可從 DB腳讀出有效的采樣結(jié)果。本試驗時鐘頻率約為 Fclk=1/=606KHz,其中 R36約為 150K, C15約為 150pF,因此時鐘周期約為 Tclk=1/Fclk=。 2．延時等待轉(zhuǎn)換結(jié)束： 依然由圖 36 中的上部“ FIGURE 10A”可知，由拉低 /WR 信 7 號啟動 AD 采樣后，經(jīng)過 1到 8 個 Tclk+INTERNAL Tc 延時后， AD 轉(zhuǎn)換結(jié)束，因此，啟動轉(zhuǎn)換后必須加入一個延時以等待 AD 采樣結(jié)束。 ADC0804 轉(zhuǎn)換時序圖 如下圖 36 所示： 6 圖 36 ADC0804 轉(zhuǎn)換主要包含下面三個步驟： ： 由圖 36中的上部“ FIGURE 10A”可知，在 /CS 信號為低電平的情況下，將 /WR 引腳先由高電平變成低電平，經(jīng)過至少 tW(WR)I 延時后，再將 /WR 引腳拉成高電平，即啟動了一次 AD 轉(zhuǎn)換。 ADC0804 的外圍電路 如下圖 35 所示： 5 D B 018D B 117D B 216D B 315D B 414D B 513D B 612D B 711I N T R5CS1RD2WR3VccREF20V i n ( )7V i n ( + )6A G N D8V r e f / 29C L K R19C L K I N4D G N D10U3A D C 08 045V電壓輸入R410KC4 104 圖 35 如圖 35 所示，圖中的 C4為 104 的電容，其中 104 表示的是 大小為 10乘以 10的 4次方皮法 的電容； R4 是大小為十千歐的電容。 /INT:中斷請求信號輸出引腳，該引腳低電平有效，當一次 A/D 轉(zhuǎn)換完成后， 將引起 /INT=0，實際應(yīng)用時，該引腳應(yīng)與微處理器的外部中斷輸入引腳相連（如 51單片機的 INT0,INT1 腳），當產(chǎn)生 /INT 信號有效時，還需等待 /RD=0才能正確讀出 A/D 轉(zhuǎn)換結(jié)果，若 ADC0804 單獨使用，則可以將 /INT 引腳懸 空。 CLKR 和 CLKIN： 外接 RC 電路產(chǎn)生模數(shù)轉(zhuǎn)換器所需的時鐘信號，時鐘頻率 CLK = 1/，一般要求頻率范圍 100KHz～ 。 UIN（ +）和 UIN（ ）： 模擬電壓輸入端，模擬電壓輸入接 UIN（ +）端， UIN（ ）端接地。 /WR:啟動 ADC0804 進行 ADC 采樣，該信號低電平有效，即 /WR 信號由高電平變成低電平時，觸發(fā)一次 AD
研究報告相關(guān)推薦
鄂ICP備17016276號-1