word版可編輯-asic課程設(shè)計(jì)——mos輸出級(jí)電路設(shè)計(jì)與hspice仿真精心整理docxdocx-文庫(kù)吧資料
2025-07-21 11:31本頁(yè)面
【正文】 故造成不收斂情況。2．特點(diǎn)HSpice不但具備了Spice絕大多數(shù)功能，還具有許多新的特點(diǎn)，如下所述：①優(yōu)越的收斂性。軟件可以在直流到高于100GHz的微波頻率范圍內(nèi)對(duì)電路作精確的仿真、分析和優(yōu)化。HSPICE可與許多主要的EDA設(shè)計(jì)工具，諸如Cadence，Workview等兼容，能提供許多重要的針對(duì)集成電路性能的電路仿真和設(shè)計(jì)結(jié)果。HSPICE是MetaSoftware公司為集成電路設(shè)計(jì)中的穩(wěn)態(tài)分析，瞬態(tài)分析和頻域分析等電路性能的模擬分析而開(kāi)發(fā)的一個(gè)商業(yè)化通用電路模擬程序，它在伯克利的SPICE（1972年推出），MicroSim公司的PSPICE（1984年推出）以及其它電路分析軟件的基礎(chǔ)上，又加入了一些新的功能，經(jīng)過(guò)不斷的改進(jìn)，目前已被許多公司、大學(xué)和研究開(kāi)發(fā)機(jī)構(gòu)廣泛應(yīng)用。對(duì)于這種情況有：四．HSpice軟件環(huán)境概述1．簡(jiǎn)介隨著微電子技術(shù)的迅速發(fā)展以及集成電路規(guī)模不斷提高，對(duì)電路性能的設(shè)計(jì)要求越來(lái)越嚴(yán)格，這勢(shì)必對(duì)用于大規(guī)模集成電路設(shè)計(jì)的EDA工具提出越來(lái)越高的要求。在高頻下分析電路可使用節(jié)點(diǎn)分析。電容C2由M3和M2的漏極－襯底電容與負(fù)載電容CL的并聯(lián)組成。這里，Cgs1是M3的柵極－源極電容。因?yàn)橐粋€(gè)工作于飽和區(qū)的MOS管可以作為一個(gè)恒流源，所以圖中的M2應(yīng)處于飽和區(qū)。MOS管基本電流源電路由兩個(gè)MOS對(duì)管組成，其偏置包括電流偏置和電壓偏置。圖34 電流源負(fù)載共源放大器電流鏡是模擬集成電路中最基本的單元電路之一，它是一種能將電路中某一支路的參考電流在其它支路得以重現(xiàn)或復(fù)制的電路。2．有源負(fù)載共源放大器設(shè)計(jì)方法由于采用電阻負(fù)載時(shí)存在的缺點(diǎn)，特別是電阻阻值的誤差較大，而且大阻值的電阻所占用的芯片面積也較大，所以經(jīng)常用有源負(fù)載代替，還可以提高增益。2）交流小信號(hào)分析電路的交流小信號(hào)等效電路如圖34所示。② 當(dāng)然，直流工作點(diǎn)也不能設(shè)置得太小，因?yàn)檫@會(huì)使MOS管進(jìn)入截止區(qū)，進(jìn)而使放大器不能工作，因此直流工作點(diǎn)太小，其輸入輸出電壓的擺幅也很小。 對(duì)于電阻負(fù)載放大器，根據(jù)直流工作方程可以直接畫(huà)出其直流負(fù)載線(xiàn)，如圖33所示。圖32 直流轉(zhuǎn)換特性曲線(xiàn)對(duì)于放大器而言，必須先確定其直流工作點(diǎn)，即必須先把放大器合理地偏置在某一電壓，以得到合適的電壓放大增益以及輸入輸出壓擺。對(duì)于共源放大器，低頻交流信號(hào)從柵極輸入時(shí)，其輸入阻抗很大，所以在分析時(shí)可不考慮輸入阻抗的影響。1．電阻負(fù)載共源級(jí)放大器電路原理分析無(wú)源負(fù)載主要有電阻、電感與電容等，這里只討論電阻負(fù)載共源放大器的特性。共源級(jí)和共柵級(jí)放大器增益高，但共漏級(jí)放大器是將高阻抗變換為低阻抗而沒(méi)有增益的緩沖器所謂共源放大器是指輸入輸出回路中都包含MOS管的源極，即輸入信號(hào)從MOS管的柵極輸入，而輸出信號(hào)從MOS管的漏極取出。所有晶體管對(duì)于小信號(hào)都是跨導(dǎo)gm器件。其中兩個(gè)需要分別用作輸入端口和輸出端口，余下的一個(gè)端口接地。二．設(shè)計(jì)要求與任務(wù)MOS輸出級(jí)電路設(shè)計(jì)與HSPICE仿真1．理解MOS輸出級(jí)電路的原理，并搭建電路；2．選擇元器件種類(lèi)、數(shù)量和參數(shù)；3．根據(jù)電路圖，利用HSPICE軟件，編寫(xiě)sp文件；4．仿真得到增益、帶寬等參數(shù)，并顯示波形。這些庫(kù)包括基本門(mén)、觸發(fā)器、譯碼器、微處理器核心電路、ROM、RAM以及模擬電路模塊等。從設(shè)計(jì)手段演變的過(guò)程劃分，設(shè)計(jì)手段經(jīng)歷了手工設(shè)計(jì)、計(jì)算機(jī)輔助設(shè)計(jì)（ICCAD）、電子設(shè)計(jì)自動(dòng)化EDA、電子系統(tǒng)設(shè)計(jì)自動(dòng)化esda以及用戶(hù)現(xiàn)場(chǎng)可編程器階段。設(shè)計(jì)方法和手段經(jīng)歷了幾十年的發(fā)展演變，從最初的全手工設(shè)計(jì)發(fā)展到現(xiàn)在先進(jìn)的可以全自動(dòng)實(shí)現(xiàn)的過(guò)程。例如對(duì)已具有合理的版圖結(jié)構(gòu)、經(jīng)過(guò)實(shí)際使用證明是實(shí)用的模塊電路進(jìn)行半定制設(shè)計(jì)，就可節(jié)約布圖或制造時(shí)間。設(shè)計(jì)類(lèi)型一般可分為全定制設(shè)計(jì)和半定制設(shè)計(jì)。在模擬分析基礎(chǔ)上對(duì)設(shè)計(jì)參數(shù)進(jìn)行修正。它根據(jù)邏輯電路圖或電子電路圖決定元件、功能模塊在芯片上的配置，直到滿(mǎn)意。③電路設(shè)計(jì)的目的是確定電路結(jié)構(gòu)（元件聯(lián)接關(guān)系）和元件特性（元件值、晶體管參數(shù)），以滿(mǎn)足所要求的功能電路的特性，同時(shí)考慮電源電壓變動(dòng)、溫度變動(dòng)以及制造誤差而引起的性能變化。②邏輯設(shè)計(jì)的結(jié)果是給出滿(mǎn)足功能塊所要求的邏輯關(guān)系的邏輯構(gòu)成。專(zhuān)用集成電路的開(kāi)發(fā)可分為設(shè)計(jì)、加工與測(cè)試三個(gè)主要環(huán)節(jié)。FPGA是ASIC的近親，一般通過(guò)原理圖、VHDL對(duì)數(shù)字系統(tǒng)建模，運(yùn)用EDA軟件仿真、綜合，生成基于一些標(biāo)準(zhǔn)庫(kù)的網(wǎng)絡(luò)表，配置到芯片即可使用。半定制使用庫(kù)里的標(biāo)準(zhǔn)邏輯單元（Standard Cell），設(shè)計(jì)時(shí)可以從標(biāo)準(zhǔn)邏輯單元庫(kù)中選擇SSI（門(mén)電路）、MSI（如加法器、比較器等）、數(shù)據(jù)通路（如ALU、存儲(chǔ)器、總線(xiàn)等）、存儲(chǔ)器甚至系統(tǒng)級(jí)模塊（如乘法器、微控制器等）和IP核，這些邏輯單元已經(jīng)布局完畢，而且設(shè)計(jì)得較為可靠，設(shè)計(jì)者可以較方便地完成系統(tǒng)設(shè)計(jì)。全定制設(shè)計(jì)需要設(shè)計(jì)者完成所有電路的設(shè)計(jì)，因此需要大量人力物力，靈活性好但開(kāi)發(fā)效率低下。ASIC的特點(diǎn)是面向特定用戶(hù)的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。在集成電路界ASIC被認(rèn)為是一種為專(zhuān)門(mén)目的而設(shè)計(jì)的集成電路。目 錄一．背 景 介 紹 1二．設(shè)計(jì)要求與任務(wù) 2三．電路原理及設(shè)計(jì)方法 21．電阻負(fù)載共源級(jí)放大器電路原理分析 32．有源負(fù)載共源放大器設(shè)計(jì)方法 5四．HSpice軟件環(huán)境概述 71．簡(jiǎn)介 72．特點(diǎn) 83．界面預(yù)覽 8五．設(shè)計(jì)過(guò)程 10六．結(jié)果和討論 11七．設(shè)計(jì)心得 12八．庫(kù)文件程序附錄 13一．背 景 介 紹ASIC是Application Specific Integrated Circuit的英文縮寫(xiě)，在集成電路界被認(rèn)為是一種為專(zhuān)門(mén)目的而設(shè)計(jì)的集成電路。ASIC的設(shè)計(jì)方法和手段經(jīng)歷了幾十年的發(fā)展演變，從最初的全手工設(shè)計(jì)已經(jīng)發(fā)展到現(xiàn)在先進(jìn)的可以全自動(dòng)實(shí)現(xiàn)的過(guò)程。是指應(yīng)特定用戶(hù)要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC分為全定制和半定制。如果設(shè)計(jì)較為理想，全定制能夠比半定制的ASIC芯片運(yùn)行速度更快?，F(xiàn)代ASIC常包含整個(gè)32bit處理器，類(lèi)似ROM、RAM、EEPROM、Flash的存儲(chǔ)單元和其他模塊. 這樣的ASIC常被稱(chēng)為SoC（片上系統(tǒng)）。它與ASIC的區(qū)別是用戶(hù)不需要介入芯片的布局布線(xiàn)和工藝問(wèn)題，而且可以隨時(shí)改變其邏輯功能，使用靈活。設(shè)計(jì)過(guò)程包括：①功能設(shè)計(jì)的目的是為電路設(shè)計(jì)做準(zhǔn)備，將系統(tǒng)功能用于系統(tǒng)實(shí)現(xiàn)，便于
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1