word版可編輯-asic課程設計——mos輸出級電路設計與hspice仿真精心整理docxdocx(編輯修改稿)
2024-08-11 11:31 本頁面
【文章內(nèi)容簡介】 ”軟件可以看到如圖41的界面：圖41 Hspui界面預覽首次使用軟件時需要關聯(lián)波形顯示軟件，在圖41中打開configuration→options，在waveview欄中添加路徑“D:\synopsys\\BIN\”，如圖42所示。圖42 關聯(lián)波形顯示軟件打開“”，Avanwave軟件界面如圖43所示。圖43 Avanwave界面預覽五．設計過程根據(jù)圖34電路圖和相關參數(shù)，程序如下：*HSPICE SIMULATION FILE.OPTIONS POST = 2 LIST*COMMONSOURCE USING ACTIVE LOAD.lib ttM1 1 1 VDD VDD pmos W=40U L=2UM2 OUT 1 VDD VDD pmos W=8U L=2UM3 OUT VIN GND GND nmos W=8U L=2UIREF 1 GND 400UVIN VIN GND AC 1 SIN(1 1k)VDD VDD GND DC .PRINT TRAN V(OUT).AC DEC 30 1 1G.TRAN 1M 5M.END其中，庫文件內(nèi)容見附錄。添加程序到Hspui軟件，點擊“Simulate”按鈕進行仿真，仿真正確后點擊按鈕“WaveView”打開波形顯示軟件觀察結果。六．結果和討論Hspice模擬結果如圖所示：圖61 輸入與輸出電壓波形圖62 輸出電壓增益圖61是輸入與輸出的電壓波形，從圖中可看出，輸出比輸入有一定的延時，電壓增益約為2。圖62是增益在0Hz到1GHz范圍內(nèi)的情況，從圖中可以看出，帶寬約為209MHZ。從結果上看，增益很小，我們可以通過調(diào)整MOS管的寬長比來提高增益，但帶寬會因此而減小。七．設計心得從最開始的毫無頭緒，無從下手，到最后成功通過驗收，我體會到了成功的喜悅。雖然其中可能有不完美，但通過這次課設的鍛煉使我受益匪淺。開始拿到這個題目時，我毫無頭緒，根本不知道要做些什么，最重要的是腦海中始終無法建立一個與之相關的模型。在設計的過程中遇到的問題，可以說是困難重重，就連軟件安裝都花費了很長時間。理論與實踐存在一定的差異性，難免會遇到過各種各樣的問題，同時在設計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。不過在所遇的問題處理過程中有成功也有失敗，但這卻實加強了自己的動手能力，最終我還是體會到了成功的喜悅。理論與實踐應該是互相促進，互相依賴的。在實驗完成的時候我的心情真是無比的開心，從最初的一無所知到最后一直堅持著做完，感覺自己像是完成了一項偉大的任務，內(nèi)心無比的激動與自豪。同時，在此過程中我也遇到了不少問題，同學們也都熱情的給與了幫助，這也讓我感覺到了團隊的智慧終究不是單個人所能比擬的?？偠灾@次實驗，讓我收獲頗豐。參考文獻[1] 模擬CMOS 集成電路設計[M]，[美] 著，陳貴燦 程軍 張瑞智 等譯，西安交通大學出版社，2003。[2] 模擬集成電路的分析與設計[M]，[美]Paul R. Gray， Paul J. Hurst，Stephen ，Robert G. Meyer 著，張曉林等譯，高等教育出版社，2005。[3] 集成電路設計[M]，王志功 朱恩 陳瑩梅 編著，電子工業(yè)出版社。[4] CMOS 模擬電路設計（第二版）[M]，[美] Phillip E. Allen， Douglas R. Holberg著，馮軍 李智群譯，王志功審校，電子工業(yè)出版社，2005。[5] CMOS 電路設計、布局與仿真[M]，[美] Baker Harry David 著，2006。 八．庫文件程序附錄********************************************************************************************************** README FILE ************************************************************************************************************** ** 1. TECHNOLOGY: * operation TOX=70A LMIN for NMOS/PMOS:* 2. Model Version: *** (change document format) * 3. Model: HSPICE Version *** LEVEL 49.()* 4. UNIT: DEFAULTS IN HSPICE LEVEL 49.* 5. THE PARAMETERS WHICH NOT LISTED ARE DEFAULT VALUES IN HSPICE* LEVEL 49.* 6. HDIF depend on actual layout. Minimum rules are shown in this parameter* 7. Lotwafer : **** 8. Date : *** * 9. ****10. Temperature Range : 55C = Temp. = 135C*11. NMOS Model Library and Device Range:* NMOS Model Name: nmos * *** | = W = 100um |* | = L = 50um |* |** | TT | * | FF |* | SS |* | FNSP |* | SNFP |* ***12. PMOS Model Library and
環(huán)評公示相關推薦
鄂ICP備17016276號-1